《微机原理与接口技术》第5章8086系统结构.ppt

第五章 8086/8088微处理器及其系统 一、8086CPU的外部引脚信号及功能 二、8086的总线周期 （3）、/RQ//GT1、/RQ//GT2：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。 （4）、/LOCK：总线封锁信号，三态输出，低电平有效。/LOCK=0，CPU不允许其它控制器占用总线。 5.2 总线周期 8086CPU与存储器和外部设备通信，是通过20位分时多路复用地址/数据总线来实现的。为了取出指令或传播数据，CPU要执行一个总线周期。 1、总线周期 通常把8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程，成为总线操作。 2、空闲状态TI（Idle State） 在两个总线周期之间，存在着BIU不执行任何操作的时钟周期，这些不起作用的时钟周期称为空闲状态，用TI表示。 3、等待状态Tw（Wait State） 8086CPU与慢速的存储器和I/O设备交换信息时，为了防止丢失数据，在总线周期的T3和T4之间，插入一些必要的等待状态Tw，用来给予必要的时间补偿。在等待状态期间，总线上的信息保持不变，其他一些控制信号，也都保持不变。 * 重复标志寄存器 16位寄存器，其中有7位未用。 D15 D0 OF DF IF TF SF ZF AF PF CF 进借位标志 奇偶标志 半进借位标志 零标志 符号标志 单步中断 中断允许 方向标志 溢出标志 1-有进、借位 0-无进、借位 1-低8位有偶数个1 0-低8位有奇数个1 1-低4位向高4位有进、借位 0-低4位向高4位无进、借位 1-结果为0 0-结果不为0 5、1 8086/8088微处理器的引脚功能 根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作： 系统的最小模式：只有一个8086/8088CPU。 系统的最大模式：有两个或两个以上的CPU，一个为主CPU8086/8088，另一个为协CPU8087/8089。 指令周期：执行一条指令所需要的时间。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。 T状态（时钟周期）：CPU处理动作的最小单位。 T1 T2 T3 TW T4 总线周期 而当系统规模较大时，要求有较强的驱动能力，这样就需要两个获两个以上的微处理器。其中有一个是主处理器8086或8088，其它的处理器称为协处理器，它们协助主处理器工作。例如8088便通过总线控制器8288来形成各种控制信号。 如图所示，为8086CPU和8088CPU的引脚信号图。共有40条引脚线，这些引脚线用来输出或接收各种信号：地址线，数据线，控制线和状态线，电源线和定时线。 由于8088微处理器是一种准16位机。其内部结构基本上与8086相同，其信号也与8086基本相同，只是有一些引脚的功能有所不同，在这里，我们将以8086为例，具体介绍一下最小模式下各位引脚功能，8088做为自学内容 。 0102030405060708091011121314151617181920 4039383736353433323130292827262524232221 GND AD14/A14 AD13/A13 AD12/A12 AD11/A11 AD10/A10 AD9/A9 AD8/A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 /BHE/S7 HIGH（SSO） MN//MX /RD HOLD（/RQ//GT0） HLDA（/RQ//GT1） /WR（/LOCK） M//IO（/S2） DT//R（/S1） /DEN（/S0） ALE（QS0） /INTA（QS1） /TEST READY RESET 8086/8088 1、地址/数据总线 AD15-AD0：地址/数据复用引脚，双向，三态。 （8086/8088）AD15-AD0：16位地址总线A15-A0，输出访问存储器或I/O的地址信息。 （8086）AD15-AD0：16位数据总线D15-D0，与存储器和I/O设备交换数据信息。 （8088）AD7-AD0：8位数据总线D7-D0，与存储器和I/O设备交换数据信息。 地址/数据总线复用，分时工作。 2、地址/状态总线A19/S6-A16/S3 A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。 A19/S6-A16/S3：输出访问存储器的20位地址的高4位地址A19-A1