第14章 数字系统设计实例——电子乐器.ppt

第14章 数字系统设计实例——电子乐器 在前面讲述了基于FPGA技术的设计方法，本章将通过一些典型数字系统的设计实例，进一步深入地学习这种设计思路和技巧。 14.1 电子乐器的设计 14.1.1 设计要求 设计要求在QuartusⅡ中利用可编程逻辑器件，设计一个乐曲演奏电路。由键盘输人控制音响，同时可自动演奏乐曲。演奏时可选择键盘输入乐曲或者已存人的乐曲，并配以一个小扬声器。电子乐器的设计要求如下： （1）系统里面存储有一首音乐，选择自动播放按键时可以播放收听。 （2）可以通过琴键输入进行弹奏，键盘上含有7个高音，7个低音和2个中音，共16个音符。 （3）键盘上有四个LED灯，可以随音乐节奏一起闪烁。 （4）键盘上还单独配有一个LED灯，可以作为音符高音和低音显示。 14.1.2 设计原理 本章所设计的电子乐器结构图，如图14.1所示。 14.1.3 乐曲硬件演奏电路的层次化设计方案 根据层次化的设计思路，可把乐曲硬件演奏电路分为3个模块，音乐节拍发生器NoteTa bs模块、音符译码电路Tonetaba模块和数控分频模块(speaker)。下面给出其设计过程。 14.1.3 乐曲硬件演奏电路的层次化设计方案 1．音乐节拍发生器NoteTabs 该模块利用FPGA的片内ROM存放乐曲简谱真值表，由一个二进制计数器对乐曲数据存储器ROM进行寻址。该计数器的计数频率为4Hz，每一计数值的停留时间为0．25秒，即最小节拍。 14.1.3 乐曲硬件演奏电路的层次化设计方案 2．音符译码电路ToneDaba VDHL程序中仅设置了《梁祝》乐曲全部音符所对应的音符频率的初始值，共16个，每个音符的停留时间由音乐节拍发生器的时钟频率决定，在此为4Hz信号，该值中音符的停留时间由音乐节拍发生器中的音符数据决定，该数据重复的次数为该音符的节拍数。 14.1.3 乐曲硬件演奏电路的层次化设计方案 3．数控分频模块(speaker)设计 数控分频器对演奏电路的基准频率进行分频，得到各个音阶对应的频率输出。数控分频瓣模块由一个初值可变的13位加法计数器构成。该计数器的模为8192，当计数器计满时，产生一个进位信号FullSpkS，该信号就是用作发音的频率信号。 14.1.3 乐曲硬件演奏电路的层次化设计方案 14.2 FFT设计 FFT是Fast Fourier Transform（快速傅立叶变换）的缩写，是离散傅立叶变换的一种快速算法，用于实现时域到频域的信号变换，在数字信号处理的频谱分析领域具有很重要的意义。 14.2.1 FFT的原理 对于一个N点有限长序列，其DFT变换可表示为 其中，k=0，1，…，N－1。 14.2.2 基于Dsp Builder设计FFT的方法 在这里设计一个N=8的时间抽取FFT模型。按照第7章的流程，在Simulink中建立一个新模型，如图14.9所示。 1．蝶形运算模块 2．复数合成模块 3．复数分解模块 14.3 SD卡驱动的设计 SD 卡(Secure Digital Memory Card)是基于FLASH存储介质的新一代记忆设备。具有体积小，容量大，数据传输快，移动灵活，安全性能好等特点，广泛地应用于数码相机、PDA和多媒体播放器等便携式装置上。 14.3.1 SD卡和SPI内核简介 SD卡作为一种存储器件，可以使用SPI的通信模式进行读写控制操作。SPI内核符合SPI协议，可以设置主设备和从设备。当设置为主设备时，可以控制作为从设备的SD卡。此外，SD卡的SPI控制还有其特殊之处，需要在Nios II内核外对SPI信号进行一定的处理才能完全符合SD卡的通信协议。 14.3.2 SD卡与FPGA接口电路 由于SD卡的工作电压为2.7～3.6V，其供电可以直接使用3.3V电源，CS、DI、SCLK、DO等信号的逻辑高电平为3.3V，可以与FPGA的I／O引脚直接相连接，若SD卡与5V系统进行数据通信时，需要进行逻辑电平的转换。FPGA提供SPI内核，与SD卡接口连接，如图14.14所示。在SPI模式下，信号CS、DI、SCLK需要在主机端用10k～100k12的上拉电阻。 14.3.3 硬件系统的SOPC设计 1．创建QuartusⅡ工程 2．创建SOPC系统 3．建立系统顶层模块 14.3.4 系统软件设计 在本设计当中，将进行的工作有：SD卡的复位操作、SD卡的初始化操作、将数据写入SD卡的某一个扇区、从SD卡的某一个扇区读出数据。 1．主程序代码设计 2．SD卡的复位操作 3．SD卡的初始化操作 4．SD卡的写操作 5．SD卡的读操作 14.4 小结 本章从三个方面讲述了FPGA的应用设计。第一节通过数字乐器的设计介绍了FPGA在基本数字系统方面的设