基于FPGA的多通道双频数字接收机设计.docVIP

基于FPGA的多通道双频数字接收机设计 　　摘 要：FPGA提供了大量的可?程DSP处理器的灵活性，且具有较高的实时性能。开发一种基于FPGA的多通道双频数字接收机的软件雷达，探讨数字下变频（DDC）技术，并介绍一款基于FPGA的并行处理架构。该FPGA采用基于块的设计，由ADC接口模块、DDC模块以及DSP接口模块组成。整个多通道DDC处理过程由Virtex-6 FPGA完成，并且已应用于雷达系统。实验验证了该数字接收机的可行性。 　　关键词关键词：多通道；DDC；数字接受机；FPGA 　　DOIDOI：10.11907/rjdk.161356 　　中图分类号：TP319 　　文献标识码：A 文章编号：1672-7800（2016）008-0080-03 　　0 引言 　　现代雷达在很大程度上依赖于DSP处理器，能够实现高水平的系统性能和灵活性。软件雷达是一款采用开源系统架构、可重新编程的雷达系统。通常，ADC的采样速率为100～500 MHZ。随着无线电技术的发展，软件无线电需要在数字前端处理速率工作。数据处理速率大大超过了现有DSP处理器的能力范围。 　　FPGA具有并行处理的特点，并且可以使DSP具有较高的数据处理速率，而无需ASIC技术。它提供了可重复编程解决方案，这是软件雷达的一个重要属性[1]。 　　因此，FPGA很容易达到所要求的软件雷达的可编程处