13_存储器1206.ppt

第13章 存储器与可编程器件 集成电路设计系列 本章概要 概述 SRAM DRAM ROM 可编程ROM 存储器外围电路 SoC存储器 按容量分类 位（bit）：存储数据所需要的单元数，如32bit存储器 字节（Byte）：构成一个操作数所需的最小位数，如1MB存储器 字（Word）：基本的运算实体 按功能分类 ROM：只读存储器，工作时只能读不能写，断电不会丢失数据（非易失性） 不可编程ROM：数据不能修改，如Mask ROM等 可编程ROM：数据可以通过加高电压等方式修改，如EPROM（光擦除电写入）、E2PROM（电擦除电写入）、Flash（快电擦除、位电写入）等 RWM：读写存储器，可读可写且存取时间相当，电源关断后数据会丢失（易失性） SRAM：只要不断电，数据可一直保持，无需刷新 DRAM：即使不断电，数据保持时间有限，需不断刷新 好处 各块内部的线不会过长，有助于提高存取速度 未被寻址的块可置于省电模式，有利于降低系统功耗 应用 256kb以上的大容量存储器 对速度和功耗要求苛刻的存储器 存储单元阵列→单元块→子块→子-子块 字线→全局字线→子块字线 →子-子块字线 一旦发现地址总线上信号有变，立即启动存储器操作 无需外部时钟来控制时序 SRAM的周期时间～存取时间，从而提高了存取速度 定义 RAM：Random Access Memory，随机存取存储器，可读可写，可按需要随时存取任何位的数据 SRAM： Static RAM，SRAM，只要电路加电，存储内容就会一直保持，无需刷新，差分方式工作，单元面积较大（6个晶体管），速度较快 DRAM：Dynamic RAM，DRAM，存储内容保存时间有限，需定时刷新，单端方式工作，单元面积较小（1～3个晶体管），速度较慢 状态 保持：hold，位值存放在存储单元中 写：Write，将逻辑0或1送入存储单元存储 读：Read，将存储单元的值传送至外部电路 计算依据： 流过M5的电流=流过M1的电流 6T SRAM的优点 工作简单可靠 6T SRAM的缺点 面积大 6个晶体管 2个PMOS管 11.5个接触孔 较多的布线 读延时 两个串联的小晶体管对大的位线电容充电或放电所需时间较长 可通过降低位线电平来缩短 写延时 交叉耦合反相器的传播延时较小 可通过加大位线驱动器的强度来缩短 合并BL1和BL2为一条线。此时，读-放大-写之周期必须交替进行，因为读出数据与所存放的数据反相，位线在一个周期内会驱动至两个值 合并RWL和WWL为一条线。需仔细控制字线电压，防止刷新期间在读出单元的实际值之前已经出现了写操作 功能上对器件尺寸无限制（优于SRAM） 读操作对存放的内容无破坏性（优于其它DRAM） 不需要任何特殊的工艺处理步骤。存储电容实际上就是读出器件的栅电容（优于单管DRAM） 写1时，写入值为VWWL-VTn，有阈值电压损失（不如SRAM） 尺寸仍然较大（不如单管DRAM） 单管控制 单电容存储 读、写字线合一 读、写位线合一 优点 存储单元面积远小于SRAM，集成密度高 成本低，适合制作超大容量RAM 缺点 需定时刷新 速度较慢 外围电路较多、较复杂 对灵敏放大器要求高：读出信号弱，只存在单端信号而非差分信号 读操作是破坏性的：读操作后单元电容中的电荷量会减少，因此读操作后必须立即刷新 单元电容必须单独设计：越大越好（30fF），故不能直接利用FET的栅电容或漏电容 写1时有阈值电压损失：可以通过把字线提升到一个高于VDD的值来克服 问题 要求 在不增加单元表面积Acell的前提下，增加电容的极板面积Ap OR阵列 下拉器件的尺寸尽量小，以减少位线电容和单元尺寸 NOR阵列 上拉器件的电阻下拉电阻，以保证有合适的VOL，但对位线电平由低至高的翻转有不利影响 适当降低位线的电压摆幅可以缓和上述矛盾（如VDD=2.5V，允许VOL=1~1.5V） Active编程 面积比Contact小15％左右，有利于降低成本 Active单元面积为9.5λx7λ，Contact单元面积为11λx7λ Contact编程 可缩短编程设计周期，因为Contact之前的工艺较多，之后的工艺较少 多层工艺中，编程越来越多地安排在Via掩模中实现，进一步缩短订货和交货之间的等待时间 若对地址译码使得第i行字线为逻辑1，其它行字线均为逻辑0，则与第i行字线连接的所有NOR门的输出均为0，未与该字线连接的所有NOR门的输出均为1，此时NOR门的输出即为第i行的存储内容 定义 字线延时 tword：改变位线电平所需时间 位线延时 tLH：字线从低电平切换到高电平所需时间 tHL：字线从高电平切换到低电平所需时间 影响因素 互连 RC参数：较重要 FET RC参数：