北理工自动化复试微机原理-第二章.ppt

第二章 微型计算机的基本组成电路 丁 艳 Dingyan@bit.edu.cn 本章主要内容： 算术逻辑单元(ALU) 触发器(Trigger) 寄存器(Register) 三态输出电路 总线结构 存储器(Memory) 算术逻辑单元 RS触发器原理图 D触发器 JK触发器原理图 寄存器的装入门LOAD 可控缓冲寄存器 三态输出电路 三态门(E门)和装入门(L门)一样，都可加到任何寄存器(包括计数器和累加器)电路上去。这样的寄存器就称为三态寄存器。L门专管对寄存器的装入数据的控制，而E门专管由寄存器输出 数据的控制。 存储器 例：程序计数器PC，存储地址寄存器MAR和ROM通过总线的联系如图所示。设控制字CPEPLMER依次是：（1）0110 (2) 0001 (3) 1000问：它们之间的信息是如何流通的？设开机时CLR=1，PC=0000。 * * 本章重点： 三态输出电路 总线结构 存储器(Memory) 习 题 功能：既能进行二进制数的四则运算, 也能进行布尔代数的逻辑运算。 ALU A B S 为运算结果 Control 为两个进制数 控制指令由此进入 返回 触发器 触发器是计算机的记忆装置的基本单元。 触发器组成寄存器，寄存器组成存储器。寄存器和存储器统称为计算机的记忆装置。 较常见的触发器有：RS触发器、 D触发器以及JK触发器。触发器是计算机中最常见的基本单元。 计算机中的触发器一般用晶体管元件而不用 磁性元件。这是因为晶体管元件可以制成大规模集成电路。 触发器的类型 RS触发器一般由两个与非门组成 RS触发器符号 时标RS触发器 S端一般称为置位端，使Q=1 R端一般称为复位端，使Q=0 为了使触发器在整个机器中能和其它部件协调工作，RS触发器经常有外加的时标脉冲。 D触发器 D触发器 时标D触发器 D=1 S端为高电位, R端为低电位, Q端为高电位, 称置位。 D=0 S端为低电位, R端为高电位, Q端为高电位, 称复位。 注意：无时标的D触发器是不能协调运行的。 D触发器是在RS触发器的基础上引伸出来，D触发器只有一个输入端口 边沿触发的D触发器 D触发器的预置和清除电路 边沿触发的D触发器与时标D触发器的区别在于添加了一个RC微分电路。它能使方波信号的前沿产生正尖峰，后沿产生负尖峰。 触发器的预置和清除：在一些电路中，有时需要预先给某个触发器置位或清除，而与时标脉冲以及D输入端信号无关，这就是所谓的预置和清除。 翻转 原状态的反码 1 1 置位 1 0 1 复位 0 1 0 自锁状态 保持原状 0 0 动作 Q K J JK触发器是组成计数器的理想记忆元件。根据J，K状态的不同，JK触发器有4种动作。 JK触发器的动作状态表 JK触发器 JK触发器的符号 返回 寄存器 寄存器是由触发器组成的。一个触发器就是一个寄存器。 由多个触发器可以组成一个多位寄存器。常见的寄存器有: 缓冲寄存器 用以暂存数据 移位寄存器 能够将其所存的数据逐位左移或右移 计数器 计数脉冲到达时，会按二进制的规律累计脉冲数 累加器 用以暂存每次在ALU中计算的中间结果 缓冲寄存器 4位缓冲寄存器电路原理 缓冲寄存器用以暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆元件中去。 设一个4位二进制数X=X3X2X1X0，当CLK的正前沿未来到时，则Q0， Q1，Q2，Q3就不受X3，X2，X1，X0的影响而保持其原有数据。只有当CLK的正前沿来到时，Q0，Q1，Q2，Q3才接受D0，D1，D2，D3的影响，而变成：Q0=D0，Q1=D1，Q2=D2，Q3=D3。结果：Q=X。 数据自锁 低电平 数据装入 高电平 操 作 L 移位寄存器 左移寄存器 右移寄存器 移位寄存器能将其所贮存的数组逐位向左或向右移动，以达到计算机在运行过程中所需的功能，例如用来判断最左边的位是0还是1。 计数器 计数器是由若干个触发器组成的寄存器，它的特点是能够把贮存在其中的数字加1。 可控计数器符号 行波计数器 同步计数器 将时钟脉冲同时加到各位的触发器的时钟输入端，而将前一位的输出端(Q)接到下一位的JK端去 用来发出顺序控制信号 程序计数器 程序计数器不但可以从0开始计数，也可以将外来的数装入其中 环形计数器 累加器 累加器是一个由多个触发器组成的多位寄存器，累加器是ALU运算过程的代数和的临时存储处 累加器除了能装入及输出数据外，还能使存储其中的数据左移或右移 累加器的符号 返回 三态输出电路 记忆元件是由触发器组成的，而触发器只有两个状态：0和1，