EDA技术及应用课件作者孙宏国第2章节.pptVIP

EDA技术及应用 盐城工学院电气工程学院 机械工业出版社 2012.12 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 第2章 VHDL语言程序基础 2.6 VHDL顺序语句 elsif可允许在一个语句中出现多重条件，每一个if语句都必须有一个对应的end if语句。if语句可嵌套使用，但嵌套层数不宜过多。在含有多个互不相关信号的条件时，采用case语句程序的可读性比较好。 2.6 VHDL顺序语句 2. case语句 case语句的结构如下: case 表达式 is when 选择值=顺序语句； when 选择值=顺序语句； [when others=顺序语句；] end case; 选择值可以有4种不同的表达方式：①单个普通数值，如4；②数值选择范围，如(2 to 4)，表示取值2、3或4；③并列数值，如3|5，表示取值为3或者5；④混合方式，以上三种方式的混合。 2.6 VHDL顺序语句 使用case语句需注意以下几点： 2)除非所有条件句中的选择值能完整覆盖case语句中表达式的取值，否则最末一个条件句中的选择必须用“others”表示。 3)case语句中每一条件句的选择只能出现一次，不能有相同选择值的条件语句出现。 4)case语句执行中必须选中，且只能选中所列条件语句中的一条。这表明case语句中至少要包含一个条件语句。 1)条件句中的选择值必须在表达式的取值范围内。 3. loop语句 2.6 VHDL顺序语句 [loop标号:][重复模式]loop 顺序语句 end loop[loop标号] [loop标号:]for循环变量in循环次数范围loop --循环次数已知 [loop标号:]while循环控制条件loop --循环次数未知 格式如下： 重复模式有两种：while和for，格式分别为: 4. next语句 2.6 VHDL顺序语句 next语句主要用在loop语句执行中有条件的或无条件的转向控制。它的语句格式为： next[loop标号][when条件表达式]； 5. exit语句 2.6 VHDL顺序语句 exit语句也是loop语句的内部循环控制语句，其语句格式如下： exit[loop标号][when条件表达式]； 2.6.3 wait语句 2.6 VHDL顺序语句 wait[on 信号表][until条件表达式][for时间表达式]； 单独的wait，未设置停止挂起条件的表达式，表示永远挂起。 wait on信号表，称为敏感信号等待语句,在信号表中列出的信号是等待语句的敏感信号。当处于等待状态时，敏感信号的任何变化(如从0→1或从1→0的变化)将结束挂起，再次启动进程。 wait un