电工电子技术基本教程课件作者付扬第6章节-逻辑门和组合逻辑电路.pptVIP

b. 全加器 (2) 多位加法器 74LS138的功能表 例：利用 和 的配合，实现多位显示系统的灭零控制 根据给定的逻辑要求，设计出逻辑电路图。 设计步骤：（1）根据逻辑要求，定义输入输出逻 辑变量，列出真值表 （2）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式 （4）画出逻辑图 6.4.2 组合逻辑电路的设计 试设计一个三人表决逻辑电路。当多数人赞成 时，议案能够通过；否则，议案被否决。 (1) 列真值表 (2) 写出逻辑表达式 ABC ABC ABC ABC Y C B A 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 例1 (3) 化简逻辑表达式 （A+A=A的反用） （因为　　　　） （　　　的还原） （根据摩根定理） (4) 画逻辑图 设计一个三变量奇偶检验器。 要求: 当输入变量 A、B、C 中有奇数个同时为 1 时，输出为 1 ，否则为 0 。用与非门实现。 (1) 列真值表 (2) 写出逻辑表达式 (3) 用与非门构成逻辑电路 Y C B A 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 0 1 1 1 1 1 1 例2 (4) 逻辑图 Y C B A 0 1 1 0 0 1 1 1 1 1 0 1 0 1 0 6.4.3 常用组合逻辑电路 1. 加法器 —— 实现二进制加法运算的电路 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 a. 半加器 (1) 一位加法器 两个一位二进制数相加时不考虑进位信号，称为“半加”，实现半加操作的电路叫做半加器。 逻辑式: 真值表 0 0 0 1 0 1 0 1 0 0 1 1 C B A 0 1 1 0 S 逻辑图 逻辑符号 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。 0 1 1 0 1 0 0 1 Si 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 Ci Ci-1 Bi Ai 真值表 74LS183是加法器集成电路组件，含有两个独 立的全加器。 4 位串行加法器： 根据进位的方式不同，有串行加法器和超前进位加法器。 优点：电路简单，缺点速度慢。 4 位二进制超前加法器 2. 编码器 编码：用数字或符号来表示某一对象或信号的过程称 为编码。 数字系统是用二进制数来表示信号的，如计算机中的数据、指令和地址都是用二进制数来表示的。多位二进制数的排列组合，可称之为代码。如果给一组代码分别赋以一定的含义，即为编码。 n位二进制代码可以表示2n个信号。 （1） 二进制编码器 二进制编码器 — 将输入信号编成二进制代码的电路 3 位二进制编码器： 真值表 逻辑式: 逻辑图: 　二－十进制编码——从由0和1二进制数码组成的4位十六种状态中，按一定规则选取十个状态代表十进制的十个数码。 　　　按英文缩写，简称BCD编码或BCD码。　　 8421编码——最常用的编码就是按照四位二进制数每一位的权（从左往右为8、4、2、1）取前十个状态代表十进制的十个数码。 (2) 二 – 十进制编码器 几种常用的 BCD 编码表 二 – 十进制优先编码器： 将 编成 0110 ~ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 实例：集成优先编码器 74LS147 74LS4147 编码器功能表 74LS147集成优先编码器引脚图: 低电平 有效 译码是编码的逆过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。 3. 译码器 （1）二进制译码器