《电子设计方案理论与实践》课程报告要求.docVIP

设计题目：中小规模集成电路构成的数字电子钟 设计任务：要求设计一个由中小规模集成电路构成的数字电子钟，其电路框图如下图所示： 具体要求如下： 要求电子钟具有“时”、“分”、“秒”显示的电子钟（23小时59分59秒），应具有分钟和小时的校时功能。 可进行功能扩展（比如增加整点报时：比如59分钟到灯闪烁功能），要求选用中小规模集成电路设计（不用单片机系统）。 要求利用multisim软件对所设计电路进行仿真，提交报告时需要上交仿真文件。 要求利用课程报告中的电路图为protel99se软件所画，并提交电路原理图DDB文件。 3、要求提交课程设计报告一份，可交打印稿，报告内容应包括： （1）课题名称 （2）内容摘要 （3）设计内容及要求 （4）比较和选定设计的系统方案，画出系统框图 （5）单元电路设计、参数计算和器件选择 （6）画出完整的电路图，并说明电路的工作原理 （7）利用Multisim软件对电路进行必要的仿真分析，根据仿真结果总结设计电路的特点和方案的优缺点并提出改进意见和展望。 （8）列出参考文献 （9）收获、体会 3、说明： （1）附录1列出了常用中小规模数字逻辑电路的型号和用途，大家在作方案设计时可根据电路功能自行在网站上下载芯片的PDF英文资料，根据各引脚功能进行线路连接的仿真。（请注意设计时CMOS门和TTL门不要混合） （2）附录2列出了一份仅供参考的设计报告。（请按设计任务所列要求写报告） 附1 常用集成逻辑电路功能简介 74系列芯片功能大全 7400 TTL 2输入端四与非门7401 TTL 集电极开路2输入端四与非门7402 TTL 2输入端四或非门7403 TTL 集电极开路2输入端四与非门7404 TTL 六反相器7405 TTL 集电极开路六反相器7406 TTL 集电极开路六反相高压驱动器7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门74107 TTL 带清除主从双J-K触发器74109 TTL 带预置清除正触发双J-K触发器7411 TTL 3输入端3与门74112 TTL 带预置清除负触发双J-K触发器7412 TTL 开路输出3输入端三与非门74121 TTL 单稳态多谐振荡器74122 TTL 可再触发单稳态多谐振荡器74123 TTL 双可再触发单稳态多谐振荡器74125 TTL 三态输出高有效四总线缓冲门74126 TTL 三态输出低有效四总线缓冲门7413 TTL 4输入端双与非施密特触发器74132 TTL 2输入端四与非施密特触发器74133 TTL 13输入端与非门74136 TTL 四异或门74138 TTL 3-8线译码器/复工器74139 TTL 双2-4线译码器/复工器7414 TTL 六反相施密特触发器74145 TTL BCD—十进制译码/驱动器7415 TTL 开路输出3输入端三与门74150 TTL 16选1数据选择/多路开关74151 TTL 8选1数据选择器74153 TTL 双4选1数据选择器74154 TTL 4线—16线译码器74155 TTL 图腾柱输出译码器/分配器74156 TTL 开路输出译码器/分配器74157 TTL 同相输出四2选1数据选择器74158 TTL 反相输出四2选1数据选择器7416 TTL 开路输出六反相缓冲/驱动器74160 TTL 可预置BCD异步清除计数器74161 TTL 可予制四位二进制异步清除计数器74162 TTL 可预置BCD同步清除计数器74163 TTL 可予制四位二进制同步清除计数器74164 TTL 八位串行入/并行输出移位寄存器74165 TTL 八位并行入/串行输出移位寄存器74166 TTL 八位并入/串出移位寄存器74169 TTL 二进制四位加/减同步计数器7417 TTL 开路输出六同相缓冲/驱动器74170 TTL 开路输出4×4寄存器堆74173 TTL 三态输出四位D型寄存器74174 TTL 带公共时钟和复位六D触发器74175 TTL 带公共时钟和复位四D触发器74180 TTL 9位奇数/偶数发生器/校验器74181 TTL 算术逻辑单元/函数发生器74185 TTL 二进制—BCD代码转换器74190 TTL BCD同步加/减计数器74191 TTL 二进制同步可逆计数器74192 TTL 可预置BCD双时钟可逆计数器74193 TTL 可预置四位二进制双时钟可逆计数器74194 TTL 四位双向通用移位寄存器74195 TTL 四位并行通道移