电路基础与集成电子技术与习题解答蔡惟铮第14章触发器和定时器第14章小结.ppt

尚辅网 / 第14章 小 结 1．触发器具有存储、记忆功能，是最常用的时序数字电路部件。触发器可分为基本RS触发器和时钟触发器。时钟触发器由基本RS触发器和防止空翻的导引逻辑门电路构成。时钟触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T?触发器五种。其中最常用的产品是JK触发器和D触发器。 2．基本RS触发器由二个与非门或者二个或非门按正反馈首尾相连闭合而成。基本RS触发器具有二个稳态、触发翻转的特性，因此可以存储一个二进制码。基本RS触发器是时钟触发器的重要组成部分。 3．可以用真值表、激励表、状态转换图、特性方程式和波形图来描述触发器的逻辑功能，触发器的逻辑功能主要由它的真值表来确定。对于同步时钟触发器，它有一部分逻辑功能是由时钟控制的，是同步的；而直接置“0”和直接置“1”不受时钟控制，是异步的。在分析由触发器构成的电路时，如果异步的功能起作用，优先执行异步的功能，只有在异步的功能不起作用时，才能在时钟的作用下，按照真值表的规定执行同步的逻辑功能。 4．触发器的逻辑符号，要注意受时钟控制的同步功能和不受时钟控制的异步功能；要注意时钟的动作沿是上升沿有效，还是下降沿有效。以及极性指示符的含义。 5．单稳态触发器具有一个稳态和一个暂稳态，在触发信号的触发下，进入暂稳态。暂稳态的时间，一般由外电路的定时电阻和定时电容决定。 6．555定时器是一种通用型廉价的模拟、数字混合集成电路，它可以构成多种应用电路，主要有单稳态触发器、多谐振荡器、施密特触发器和压控振荡器等。时序数字电路是由具有记忆功能的电路和组合数字电路构成的。时序数字电路的输出不仅与该时刻的输入有关还与它以前的状态有关。 7．时序数字电路分析是给出逻辑图，根据逻辑图写出触发器的驱动方程式、列出状态转换表、写出逻辑功能。 8．在本章介绍的时序数字电路的设计问题中，主要是选用中规模时序数字电路，如果电路的功能符合要求，可直接使用，如果功能不完全符合要求，可适当改造原中规模集成电路变通使用。 9．寄存器是一种能够存储二进制数码的时序电路，具有存储数据、读出数据的功能。移位寄存器具有存储数据、读出数据、将存储的数据向高位移动或向低位移动的功能。数据的存储可以并行输入和串行输入；数据的读出可以并行输出和串行输出。 10．计数器是十分重要的时序数字电路，计数器分有异步计数器和同步计数器两大类。作为中规模计数器，除了最基本的计数功能外，还有预置数、同步清除、异步清除、计数使能、进位或进位允许等附加功能，以增强计数器的级联和变通应用的能力。计数器改变计数周期可通过反馈归零法或预置法实现。 11．序列脉冲发生器可以产生按若干倍时钟周期变化的脉冲序列，广泛应用于数字系统之中，实现对数字系统各部分的协调工作。序列脉冲发生器中会出现竞争冒险，这在时序电路中会造成错态的危害，需要设法消除。 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 馋死 PPT研究院 POWERPOINT ACADEMY