S正反器7-2D型正反器7-3J.PPTVIP

=== 第 7 章 正反器 === 7-1 R - S 正反器 7-1 R - S 正反器 7-1 R - S 正反器 7-1 R - S 正反器 7-1 R - S 正反器 7-1 R - S 正反器 7-1 R - S 正反器 7-2 D 型正反器 7-2 D 型正反器 7-2 D 型正反器 7-2 D 型正反器 7-2 D 型正反器 7-2 D 型正反器 7-2 D 型正反器 7-3 J - K 正反器 7-3 J - K 正反器 7-3 J - K 正反器 7-4 T 型正反器 7-4 T 型正反器 7-4 T 型正反器 7-5 正反器的互換 7-5 正反器的互換 7-5 正反器的互換 7-5 正反器的互換 7-5 正反器的互換 7-6 正反器的時序控制 7-6 正反器的時序控制 7-6 正反器的時序控制 7-6 正反器的時序控制 7-7 正反器的定時 7-7 正反器的定時 7-7 正反器的定時 7-7 正反器的定時 　　主從式正反器（master / slave flip-flop），資料D 的輸入是在時序信號高態 1 輸入時，被抓入主正反器；待時序信號轉為 0 時，再將主正反器的資料轉存於從正反器輸出。 　　邊緣觸發型（特別是 D 型）所需邏輯閘數較少，而且速度快。故在複雜型可程式邏輯元件（CPLD）等大型積體電路中，其循序邏輯的設計大致都以邊緣觸發 D 型正反器為主。 　　資料輸入必須比時序信號邊緣早到的最小時間，我們稱為設置時間 ts。 　　資料輸入在觸發邊緣進入後仍要保持一段時間才能改變，此段時間即為保持時間 th。 　　一般所稱的傳遞延遲時間都是以其平均值表示，即 　　最高時序頻率 fmax 為 正 反器 能 被 正確觸發的最高時序頻率。 　　CLK 信 號 在 到高電位前必須留在低電位的最短時間 tw (L)，及回到低電位前必須保持高電位的最短時間為 tw(H) 。 EXIT 7-* 7-1 R - S 正反器 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-2 D 型正反器 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-3 J - K 正反器 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-4 T 型正反器 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-5 正反器的互換 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-6 正反器的時序控制 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-7 正反器的定時 7-1 7-2 7-3 7-4 7-5 7-6 7-7 EXIT 7-* 7-1 7-2 7-3 7-4 7-5 7-6 7-7 第 7 章 正反器7-1 R - S 正反器7-2 D 型正反器7-3 J - K 正反器7-4 T 型正反器 7-5 正反器的互換 7-6 正反器的時序控制 7-7 正反器的定時 　　正反器（flip-flop , FF）又稱雙穩態多諧振盪器（bi-stablemultivibrator）。 試利用 R-S 閂鎖電路、光敏電阻…等元件來設計一套簡單的防盜警報系統，使在有人闖過時，警報器能持續的發生警報訊號。 整個電路設計如下圖所示，其動作說明如下： 當無人經過時，光敏電阻因受光源照射而電阻值降低，使 Vx 輸出接近 5V。經史密特反閘反相後，使R-S 閂之 S = 0。另因重設按鈕未按下，使 R = 0，故 R-S 閂輸出保持原狀，即 Q = 0 警報器不動作。 若有人通過，則光敏電阻因被遮光，使電阻變大（趨近於∞），故 Vx 接近 0V。經反相後 S = 1，使Q 輸出 1，驅動警報器動作。 (3)當重設按鈕被壓下，因 R = 1 而 S = 0，故Q 被重設至0，使警報停止。 (續) 右圖所示為 D 型正反器，試求其 Q 的輸出波形。 圖中的 D 型正反器是屬負緣觸發，故只有在 為負緣輸入時，Q 才會改變 。 一開始因正反器的 Q 無法確認，可能是 0，也可能是 1，故以虛線表示。 (2) 在第 1 個負緣觸發時，因 D = 1，故 Q = 1。直到第 2 個負緣輸入時因 D = 0，Q 才轉為 0，詳如下圖的時序圖所示。 請利用三只 D 型正反器設計一組3 位元的資料儲存裝置。 (1) D 型正反器每只皆可記憶一個位元的資料。因此，只要將三個正反器並聯起來，就可獲得所求，如下圖所示。 (2) 當只要CLK 端不再觸發且 維持 1，則D2D1D0 就被保存。 在正緣觸發型