高频电子线路课件作者郭根芳第7章节反馈控制电路.ppt

引言 7.1 自动增益控制电路 7.1.1 自动增益控制电路的作用 7.1.2 增益控制电路 7.2.1 工作原理 7.2.2 应用举例 7.3.1 锁相环路基本原理 二、锁相环路组成部件特性 三、 锁相环路捕捉与跟踪 四、 集成PLL 一、 频率合成器的主要技术指标 二、 锁相频率合成器 三、 直接数字频率合成器（DDS） 7.3.3 锁相环路的应用 本章小结 7.3.2 频率合成的基本原理 为实现高质量的无线通信，抗干扰，近代通信系统往往要求通信机具有大量的、可供用户选择的、能迅速更换的频率稳定度和精度很高的载波信号频率。 晶体振荡器虽然频率稳定度和精度很高，但其频率值只能在很小范围内微调。 频率合成器作用：利用一个或多个基准频率，产生一系列等间隔的离散频率。这些频率的频率稳定度和精度均和基准频率的相同，且频率转换的时间很短。 1. 频率范围 2. 频率间隔（又称分辨率） 3. 频率转换时间 相邻频率之间的最小间隔。 从一个工作频率转换到另一个工作频率，并达到稳定工作所需要的时间。它包含电路延迟时间和PLL的捕捉时间。 频率合成器的工作频率范围。 5. 频谱纯度 指输出信号接近正弦波的程度。用有用信号电平与各寄生频率分量总电平之比的分贝值表示。 频率稳定度指：在规定的观测时间内，输出频率偏离标称值的程度。一般用偏离值与输出频率的相对值来表示。频率准确度指：实际工作频率与标称频率值之差，又称频率误差。 4. 频率稳定度和准确度 （一）简单锁相频率合成器 环路锁定时 fr = fs / R = fo / N 故得 fo = N fs/ R = N fr 改变N可得不同输出频率。 频率分辨率为fr。 参考分频器由12级二进制计数器构成。取分频比 R = 28 = 256，则得频率间隔为：fr = 1024kHz/256 = 4kHz。 CD4046组成的频率合成器实例 N分频器采用可编程分频器CC40103构成。图中N=29。 改变N 可获得不同频率的信号输出。 （二）简单频率合成器存在的问题 1. 频率间隔不能很小 2. 锁相环路内接入分频器后，环路增益下降为原来1/N。对于输出频率高、频率覆盖范围宽的合成器，当要求频率间隔很小时，N 的变化范围将很大，这将使环路增益也大幅度变化，从而影响环路的动态性能。 3. 输出频率受到可编程分频器的限制，可编程分频器的工作频率比较低，无法满足大多数通信系统中工作频率高的要求。 fr 小时，环路滤波器的带宽也要小（带宽需小于fr ，以滤除PD 输出信号中的参考频率及其谐波分量），这使频率转换时的环路捕捉时间或跟踪时间加长，即减小频率间隔与减小频率转换时间是矛盾的。 另外， fr 小不利于降低VCO 引入的噪声。 减小频率间隔而不降低参考频率 fr 。 采用多环式锁相频率合成器。 解决问题的方法如下： 由于固定分频器速度远比程序分频器的高，故采用由固定分频器与程序分频器组成的吞脉冲可变分频器，可既获得小的频 率间隔，又显著提高输出频率。 构成吞脉冲锁相频率合成器。 （三）多环式锁相频率合成器 fA = (NA/100)fr fB = NB fr fo = fA + fB fA = fo－fB = ( NA /100 ＋ NB ) fr 单环 单环 混频环 频率间隔为1kHz 特点：极宽的工作频率范围、极高的频率分辨率、极快的频率切换速度以及频率切换时相位连续、任意波形输出、具有数字调制性能。 DDS系统的另一特点是它的输出信号没有叠加任何电流脉冲，输出变化是一个平稳的过渡过程，相位连续变化是其他频率合成技术所不具备的。 原理：根据奈奎斯特取样定理，从连续信号的相位出发，对一个正弦信号取样、量化、编码，形成一个正弦函数表，储存于只读储存器中，合成时通过改变相位累加器的频率控制字，改变相位增量，从而使一个周期内的取样点不同，得到不同的输出频率。改变只读存储器中的数据值，可以得到不同的输出波形。 比较：DDS和PLL两种不同方式的频率合成技术。DDS是一种全数字开环系统，PLL是模拟闭环系统。各有各的特点，DDS并不能完全取代传统的频率合成技术。如将DDS和PLL两种技术结合起来，可达到单一技术难以达到的效果。 DDS的输出频率： DDS的输出最低频率/频率分辨率： 1、锁相环路的基本特性 （1） 环路锁定时，鉴相器的两个输入信号频率相等， 没有频率误差。 （2） 频率跟踪特性：环路锁定时，VCO 输出频率能 在一定范围内跟踪输入信号频率的变化。 （3） 窄带滤波特性：可以实现高频窄带带通滤波。 2、锁相鉴频电路 工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入调频信号的瞬