基于FPGA的开关磁阻电机调速系统的方案毕业方案.docVIP

基于FPGA的开关磁阻电机调速系统的设计 开关磁阻电机调速系统主要有开关磁阻电机、功率变换器、液晶显示、按键操作、位置检测和FPGA控制器等六大部分组成, 如图1所示。 功率变换器向SRM提供运转所需的能量，由蓄电池或交流电整流后得到的直流电供电；转子位置检测器负责位置信号的检测是SRM同步运行和系统控制的重要基础。FPGA主控制器是系统的中枢，它综合处理速度指令速度反馈信号及电流传感器，转子位置检测器的反馈信息电，流检测器负责检测实时电流，是SRM安全运行的保障和系统闭环的基础，以上各部分相辅相成 构成一个有机的整体。 图 1开关磁阻电机调速系统 （一） 硬件设计原理图 1.1、FPGA开发板原理图 FPGA开发板顶层原理图主要由JTAG接口、主板数码管、发光二极管、键盘电路VGA电路、RS-232电路接口、电源电路模块、时钟及时钟分频电路组成。如图2所示，FPGA开发板顶层的接口电路的分配关系。 图 2 开发板顶层原理图 1.2、FPGA电源电路 电源电路是保证整个FPGA硬件系统正常工作的核心部件。没有电源电路系统是无法工作的，本系统将交流电源经过整流滤波之后到到直流电压，使用三端稳压管，得到5V的直流电压，供给FPGA硬件系统，保证开发板的正常工作。 图 3 FPGA电源电路 1.3、JTAG电路 JTAG是一种国际标准测试协议，主要用于芯片的内部测试，现在许多的高级器件都支持该协议，如单片机，DSP,FPGA等器件。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别是模式选择、时钟、数据输入、数据输出线。JTAG电路是下载程序所必须的电路，在PC机上编写好的程序，经过编译处理之后，生成相应的可执行文件，通过JTAG电路将文件下载到芯片内部。如图4所示： 图 4 JTAG电路 1.4、功率桥模块原理图 此模块是由六个IGBT组成的多用桥，可以通过跳线连接成所需要的H桥，三相全桥，四相不对称半桥等。在本设计中所需要是四相不对称半桥，所以只需要连接TX21,TX11和TX41，TX31就能组成四相不对称半桥。此模块在本设计中有着至关重要的作用，通过PWM脉冲功率桥的驱动模块来控制IGBT的导通与关断从而能达到让电机运转目的。如图5所示： 图5多功能功率桥 1.5、IGBT驱动电路图 本模块是多用桥的驱动模块主要由M57962L芯片构成，如果M57962L的第十三管脚PWM输入引脚为低电平时B1和E1产生15V的电压驱使IGBT的导通，而当PWM输入为高电平时B1和E1产生-9V的电压驱使IGBT的关断。从而能够根据PWM的占空比来调整IGBT导通或关断的时间，进而能够改变输出的电流大小。此外M57962L还具有过压保护功能。如图6所示： 图6 IGBT驱动电路 1.6、光电隔离原理图 光耦合器一般由三部分组成：光的发射、光的接收及信号放大。输入的电信号驱动发光二极管（LED），使之发出一定波长的光，被光探测器接收而产生光电流，再经过进一步放大后输出。这就完成了电光—电的转换，从而起到输入输出隔离的作用。由于光耦合器输入输出间互相隔离，电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力。 图7 PWM光电隔离电路 （二）系统软件设计 2.1、NIOS处理器结构 基于SOPC的嵌入式系统结构如图8所示，主要包括嵌入式微处理器(CPU核)、定时器(Timer)、嵌入式锁相环(PLL)、嵌入式数字信号处理器(DSP)及其他IP模块等部分。和传统的单片机相比，基于FPGA的NIOS软核系统具有CPU外围功能模块可定制剪裁的优势，用户只需根据项目的需要，添加自己所需要的外设，即可完成产品的设计，并且集成在一片芯片里边。这样就可以大大缩减产品的开发周期，提高产品性能的稳定性。 图8 基于SOPC的嵌入式系统结构 2.2、FPGA的NIOS处理器的定制 本设计系统主要应用到Altera公司的FPGA芯片EP3C40F484C8内部所嵌入的NIOS ii软核CPU、定时器2个、锁相环（PLL）、PIO口、RAM和ROM几个模块，其中NIOS与FPGA内部电路进行数据交换的主要是PIO口，通过PIO口可以控制PWM模块的使能及输出，读取速度计算电路模块的计算结果，PID调节的信号的输入等。本系统的定制原理图如图9所示： 图9 开关磁阻电机NIOS系统 2．3、锁相环倍频、分频电路 锁相环电路系统构成主要是由Altera公司的FPGA内部所包含的免费的IP核，通过ALT_PLL锁相环IP核可以很容易地实现分频和倍频的功能，只需要通过设置Pll内的相关参数即可。 此电路模块主要完成功能： （1）NIOS软核工作所需要的100MHz的频率c0。通过引脚PIN_G2接外部输入20MHz的晶振，经过5倍频之后得到100MHz的