数字电路逻辑设计课件作者张健主编吴凡李小立副主编第六章节（时序逻辑电路）.pptVIP

第六章 时序逻辑电路 6.1 概 述 时序逻辑电路——任何一个时刻的输出值不仅取决于当时的输入信号变量，还与输入序列中前面若干时钟周期的取值有关。 时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。 6.2 时序逻辑电路分析 例1：试分析下图所示的时序逻辑电路。X为输入变量，Z为输出变量。 三 . 电位（平）型异步时序电路分析 6.3 同步时序电路逻辑设计 同步时序电路逻辑设计是根据设计命题的要求，设计出符合其逻辑要求的工作时序波形，或设计出相应的状态转换图。 从设计命题到状态转换图这一步是整个同步时序电路设计过程中的基础，也是最关键的一步。只有逻辑设计正确，以后各设计步骤才可能有效。 所谓“逻辑设计”，即设计出合乎设计命题的状态转换图（并化简），为下一步电路提供设计基础。 逻辑设计包含建立原始状态图、状态化简、状态编码等过程。 2. 状态化简 等价状态的条件及化简的方法 隐含表化简状态的方法 隐含表及其填写 例6.7隐含条件检查完毕后的情况 相容状态 例6.5(2)原始状态图化简 求最大相容组的合并图 求最小化状态表 3. 状态编码 状态编码三原则 状态编码举例 例6.9状态编码结果 6.4 采用小规模数字IC实现同步时序电路功能 采用集