安大考研数字电路逻辑5.ppt

基本触发器的工作波形 通常采用以下5种方法 １．状态转移真值表 描述触发器在输入信号作用下， 下一稳定状态（次态）Qn+1 与触发器的原稳定状态（现态）Qn 以及输入信号之间关系的一种表格。 (1) 状态转移真值表 (2) 特征方程 对于电位触发方式的触发器： 在CP＝1且脉冲宽度较宽时， 将随着输入信号的变化出现连续不停的多次翻转。 如果要求每来一个CP脉冲触发器仅翻转一次， 则对钟控信号约定电平的宽度有极其苛刻 的要求。 由于主触发器发生一次翻转后， 不能及时反映输入信号的后续变化； 而从触发器的状态在CP下降沿到来时与主触发器的状态相同， 因此，将使得从触发器的状态与输入信号之间的关系与主从J-K触发器状态方程描述的结果不一致。 1 2 3 CP J K Q主 Q 不变 不变 图5-3-4 主从J-K触发器工作波形 主从J-K触发器工作波形 在第2、3个CP↓时，触发器状态转移与状态方程描述的结果不一致。 为了使主从J-K触发器的状态转移与状态方程的描述完全一致，要求在CP=1时，输入J、K不发生变化。 图5-3-5 集成主从J-K触发器 K J CP A Q Q ≥1 ≥1 RD SD ● ● ● B D C Q主 F G H E Q主 T1 T2 Q′ Q′ 　　（1）电路结构 5.3.3　主从J-K触发器集成单元 直接置0端 直接置1端 Qn Qn 1 1 1 1 0 1 0 1 1 1 1 0 1 0 1 1 Qn Qn 0 0 1 1 0 1 × × × 0 1 1 0 × × × 1 0 Q Q K J CP SD RD 表5-3-1 主从J-K触发器功能表 　（2）逻辑符号及功能说明 Q K J Q SD RD CP 图5-3-5 J-K触发器逻辑符号 CP端的小圆圈表示CP下降沿时触发器状态翻转。 直接置0端和直接置1端的小圆圈表示低电平或负脉冲有效。 主从触发器小结 （1）主从触发器由主触发器和从触发器两部分级联而成，分别受两个互补的时钟信号控制。 （2）主触发器和从触发器在时钟信号的驱动下，交替工作；状态的转移发生在时钟信号的下降沿。 （3）主从触发器和相同类型的钟控触发器具有相同的状态方程，但触发方式和时机不同。 （4）主从J-K触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰能力较弱。 图5-3-1 主从 R-S 触发器 主触发器 从触发器 G5 G6 Q主 Q主 G7 G8 R S CP G1 G2 Q Q G3 G4 1 G9 图5-3-2 主从 J-K 触发器 G5 G6 Q主 Q主 G7 G8 K J CP G1 G2 Q Q G3 G4 1 G9 5.4　边沿触发器 主从触发器：可以克服电位触发方式的多次翻转现象 但具有一次翻转现象，从而降低了其抗干扰能力。 边沿触发器：仅在CP↑或↓沿才对输入激励信号响应，大大提高了抗干扰能力。 边沿触发器有CP上升沿（前沿）触发和CP下降沿（后沿）触发两种形式 置0阻塞线 置0维持线 置1阻塞线 置1维持线 图5-4-1 维持－阻塞R-S触发器 　　１．维持－阻塞触发器基本工作原理 F G R S CP A B Q Q C E SD RD ● ● a b 5.4.1　维持－阻塞触发器 由上可见：由于维持－阻塞的作用，使得触发器仅在CP的上升沿触发，其余时间保持不变。 　当CP=0时，触发器状态保持不变。 　当CP由0跳变至1时，触发器状态发生转移。 　　 逻辑图 　　２．维持－阻塞D触发器 图5-4-2 维持－阻塞D触发器 F G D CP A B Q Q C E SD′ RD′ a b RD SD Q D Q SD RD CP 图5-4-3 上升沿触发的D触发器逻辑符号 置1阻塞线 　　维持－阻塞D触发器为上升沿触发，逻辑功能与钟控D触发器一致。 ● ● 直接置0端 直接置1端 　(1)时钟CP由0变1之前，需要一个建立时间： 　在建立时间内，输入信号D不能发生变化，所以CP=0的持续时间应满足： 　(2)脉冲上升沿到达后，需要一个保持时间：th=1tpd 在这段时间内，输入信号D也不能变化。 tset th 图5-4-4 D 触发器的建立时间和保持时间 　　３．维持－阻塞D触发器的脉冲工作特性 tCPL≥tset=2tpd 　(3) 从CP由0变1直到触发器状态转移稳定于新状态，共需经历3tpd的时间，因此要求： 　(4)触发器的工作频率：时钟信号的最高工作频率为 RD Q CP SD D 图5-4-5 D 触发器的工作波形 　　１．电路结构 5.4.2　下降沿触发的边沿触发器 图5-4-6 下降沿触发的J-K触发器逻辑图 J K CP A Q Q ≥1 RD