数字电子技术Chart-3时序逻辑基础与触发器.pptVIP

用或非门组成的基本RS触发器 基本RS触发器的特点总结： （1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。 （5） R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 同步触发器存在的问题——空翻 1.用JK触发器转换成其他功能的触发器 （1）JK→RS 1.用JK触发器转换成其他功能的触发器 写出JK触发器和T触发器的特性方程： 2．用D触发器转换成其他功能的触发器 （1）D→JK 本章小结 1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2．描写触发器逻辑功能的方法主要有特性方程、真值表（功能表）、状态图和波形图(又称时序图)等。 3．按照结构不同，触发器可分为： (1) 基本RS触发器，为电平触发方式。 (2) 同步触发器，为脉冲触发方式。 (3) 主从触发器，为脉冲触发方式。 (4) 边沿触发器，为边沿触发方式。 4．根据逻辑功能的不同，触发器可分为： (1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 (5) T’触发器 5．同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。 6．利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 触发器的初态为0，维持阻塞D触发器状态变化产生在时钟脉冲的上升沿， 其次态决定于该时刻前瞬间输入信号D。 * 1. 集成基本RS触发器 以TTL集成触发器74LS279为例，每片中包含四个独立的由与非门构成的基本RS触发器。其中第一和第三个触发器各有两个S’端，在其中任一端上输入低电平均能将触发器置1。 3.2.5 集成触发器 * 2. 集成主从RS触发器74LS71 逻辑符号 引脚分布图 该触发器分别有三个S 端和三个R 端，分别为与逻辑关系，即1R = R1·R2·R3，1S = S1·S2·S3。 3.2.5 集成触发器 * 逻辑符号 引脚图 预 置 输 入 端 清 零 输 入 端 高速CMOS双JK触发器 属于负跳沿触发的边沿触发器 主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。 3. 集成主从JK触发器HC76 3.2.5 集成触发器 特点： （1）有3个J端和3个K端，它们之间是与逻辑关系。 （2）带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。 （3）为主从型结构，CP下跳沿触发。 3. 集成主从JK触发器74LS72 3.2.5 集成触发器 特点： （1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为CMOS边沿触发器，CP上升沿触发。 4. 集成边沿D触发器 3.2.5 集成触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 5. 集成边沿JK触发器 3.2.5 集成触发器 将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程： 0 0 0 1 1 0 1 1 T Qn 0 1 1 0 Qn+1 功能 T触发器的功能表 Qn+1= Qn Qn+1= Qn 6. T触发器 3.2.5 集成触发器 当T触发器的输入端为T=1时，即为T’触发器。 T’触发器的特性方程： CP Q 1 CP 7. T’触发器 3.2.5 集成触发器 * 异步输入端 3.2.7 各种触发器的转换 RS触发器特性方程 变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致： 比较得： 画出逻辑图： 1.用JK触发器转换成其他功能的触发器 （1）JK→RS 比较得： 画出逻辑图： 分别写出JK触发器和D触发器的特性方程 （2）JK→D 比较得：J=T，K=T。 令T=1，即可得T’触发器。 1.用JK触发器转换成其他功能的触发器 （3）JK→ T （4）JK→ T ’ 比较得： 画出逻