武汉大学数电课件第三章 组合逻辑电路.ppt

组合逻辑电路 组合逻辑电路的特点 它是一个多输入端和多输出端的逻辑门电路 它能够独立地完成各种逻辑功能 典型电路：加法器、半加器、全加器、减法器、选举电路、表决电路、比较器、编码器、译码器、选择器。 从电路结构看，组合电路是由门电路组成，在组合逻辑电路中，没有反馈连接，也无存储信号的记忆元件 §3.3 典型电路的分析 半加器 半加器：只考虑两个数本身相加，而不考虑从低位来的进位数。 半加器 全加器 两个同位的加数和来自低位的进位三者相加，称为全加。完成这样的逻辑门电路叫全加器。 全加器 编码器 编码：用符号、文字、数码表示特定对象的过程，称为编码。 编码器：完成编码的功能的电路。 组成：多个输入端和多个输出端构成的逻辑门电路。 分类：二进制编码器、BCD码编码器、优先编码器。 一、二进制编码器 二进制编码器是用n位二进制数码对2^n个输入信号进行编码的电路。 输入：多个信号。 输出：是n位二进制数码。 常见的输入-输出：4-2位，8-3位，16-4位。 常见编码器： 4线-2线编码器，8线-3线编码器， 16线-4线编码器。 二进制编码器 特点： 某一时刻编码器只能对所有输入信号的一个输入信号进行编码。 被编码的信号可以为高电平1，也可以为低电平0。 二进制编码器的输入端不能允许出现两个或两个以上的信号同时为0或1 在8个输入信号中，当Y1-Y7都为1时，电路的输出就是Y0的编码（Y0的编码是隐含的）。 具体电路 设计方法及步骤： 指定实际问题的逻辑含义，列出真值表 由真值表，写出逻辑表达式或直接填卡诺图 用逻辑代数或卡诺图对逻辑表达式进行化简 根据所选用的器件，对最简式进行变换，变成以下三种形式： 与非—与非式 或非-或非式 与或非式 列出逻辑表达式并画出逻辑电路图 逻辑函数的五种表达形式 与或式： 或与式： 与非-与非式： 或非-或非式： 与或非式： 练习： 要求：用与非门设计一个交通灯故障检测电路 提示： 设交通灯红灯为A，绿灯为B，黄灯为C。故障用F表示 灯亮用1表示，灯灭用0表示 有故障用1表示，无故障用0表示。 4、用最简与或式进行变换，变成与非-与非式 5、用与非-与非式，画逻辑图 3.4.2、对最小项的设计 采用与非门器件设计： 在卡诺图上圈“1”，得到最简与或式 把最简与或式两次求反，变成与非-与非式。 根据与非-与非式，画出逻辑电路图 对最小项的设计 采用或非门设计 在卡诺图上圈“0”，得到最简或与式 把最简或与式两次求反，变成或非-或非式 根据或非-或非式画出逻辑电路图。 采用与或非门器件 对“或非-或非”式再进行变换，变成与或非式 例：分别用与非门、或非门、与或非门三种器件进行设计，实现以下函数 填写卡诺图 得出逻辑函数 F=AB+CD+BD+AC =AB+CD+BD+AC 画逻辑电路图 得出逻辑函数 F=（A+B+C+D）（A+B+C+D） = A+B+C+D+A+B+C+D 电路图 采用与或非门实现 对或与式进行变换 F= A+B+C+D+A+B+C+D =ABCD+ABCD 逻辑电路 二、在单轨条件下的设计：此时在逻辑电路的输入端只有原变量输入 要求：设计时，逻辑门最少，且不能使 用非门。 采用的方法：头部因子合并，尾部因子 扩展。 头部因子合并：ab+ac=a(b+c)=abc 尾部因子扩展：abc=abac=abbc=ababc 在单轨条件下的设计 采用与非门器件的设计步骤： 用卡诺图化简，得到最简与或式 利用常用公式4：AB+AC=AB+AC+BC产生有用的多余项，加入到最简与或式中。 采用头部因子合并，尾部因子扩展来处理上面的逻辑表达式。 两次求反，得到与非与非式 画出逻辑电路图。 例：在单轨输入条件下，用与非门实现以下表达式：F=∑m（4，5，6，7，8，9，10，11，12，13，14） 1、填卡诺图：得到最简式： F=AB+AB+AC+AD = AB+AB+AC+AD +BC+BD F= AB+AB+AC+AD+BC+BD =A（B+C+D）+B（C+A+D）(头部因子合并) =ABCD+BACD = AABCD+BABCD （尾部因子扩展） =AABCD+BABCD = AABCD*BABCD 画图： 注意事项： 产生多余项的头部因子与原项的相同，则为有用，否则为无用多余项。 或者说：能和其它项合并的称为有用生成项，不能和其它项合并的称为无用生成项。 单轨条件下采用或非门器件设计 过程： 求出F函数的对偶函数F* 用卡诺图交F*进行化简，采用头部因子合并，尾部因子扩展，然后两次求反得到F*的“与非与非式”。 把F*求对偶