组合基础及门电路.ppt

?输出高电平UOH 与非门处于关态时的输出电压， UOH≥3V ?输出低电平UOL 与非门处于开态时的输出电压，UOL≤0.35V ?输入高电平UIH 保证输出为低电平时所允许的最小输入高电平，通常为 UIH(min) ? 1.8V。 UIH(min) ?,门电路抗输入高电平下降的能力? 2.2.3 集成逻辑门的性能参数 一、逻辑电平和噪声容限 ?输入低电平UIL 保证输出为高电平时所允许的最大输入低电平， 通常为UIL(max)? 0.8V。 UIL ? ,门电路抗输入低电平上升的能力? 2.2.3 集成逻辑门的性能参数 一、逻辑电平和噪声容限 噪声容限 指在不出现逻辑错误的情况下，电路所允许的最大干扰。通常认为UIL(max)越大UIH(min)越小噪声容限就越大抗干扰能力就越强。 * 2.2.3 集成逻辑门的性能参数 二、负载能力 逻辑门电流的负载能力通常用其输出电流的大小来表示。 高电平输出电流 低电平输入电流 扇出系数： 输出端可以同时驱动同类门的个数 门电路之间的连接条件 驱动门必须能为负载门提供合乎标 准的高低电平和满足的驱动电流 * 2.2.3 集成逻辑门的性能参数 三、功耗 四、速度 逻辑门电路的功耗是指逻辑电路小孩的电源功率。 空载功耗 静态功耗 动态功耗 * 其他类型的双极型数字集成电路： DTL：输入为二极管门电路，速度低，已经不用 HTL：电源电压高，Vth高，抗干扰性好，已被 CMOS替代 ECL：非饱和逻辑，速度快，用于高速系统 I2L：属饱和逻辑，电路简单，用于LSI内部电路 * 2.2.4 小规模集成逻辑门器件 TTL逻辑门的系列按照工作范围分为： 54（军用）和74（民用）两大系列。 TTL 集成电路广泛应用于MSI、LSI。 民用的74系列： 74 XX，标准TTL 74S XX，肖特基TTL 74LS XX，低功耗肖特基TTL 74AS XX，先进肖特基TTL 74ALS XX，先进低功耗肖特基TTL * 1 14 2 3 4 5 6 7 8 9 13 12 11 10 UCC 地 7400 4两输入与非门 常用TTL集成逻辑门器件 芯片管脚指示 * 1 14 2 3 4 5 6 7 8 9 13 12 11 10 UCC 地 7420 2四输入与非门 1 14 2 3 4 5 6 7 8 9 13 12 11 10 UCC 地 7404 6非门 1 14 2 3 4 5 6 7 8 9 13 12 11 10 UCC 地 7402 4两输入或非门 + + + + 1 14 2 3 4 5 6 8 9 13 12 11 10 UCC 地 7486 4两输入异或门 ? ? ? ? 常用TTL集成逻辑门器件 * 自学P52 二、具有三态输出特性的逻辑门器件 三、具有schmitt触发输入特性的逻辑门器件 四、小逻辑器件 * 2.3 常用MSI组合逻辑电路模块 加法器 比较器 编码器 译码器 数据选择器 数据分配器 总线缓冲器 模拟开关 § 2.3.1 加法器 一、半加器（不考虑低位进位输入的加法） 逻辑函数表达式、真值表和电路符号如下： A B S C HA A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 真值表 一、1位二进制数的加法电路 § 2.3.1 加法器 二、全加器 两个二进制数相加，就某一位而言，实际上是三个数在相加，即被加数、加数和低位来的进位。相加的结果是一个本位和数和一个向高位的进位。完成这样功能的逻辑电路称为全加器。 设：An：被加数，Bn：加数，Cn：低位来的进位，Sn：本位和数，Cn+1：向高位的进位。 § 2.3.1 加法器 全加器的真值表、卡诺图 An Bn Cn Sn Cn+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 真值表 A 0 1 BC 11 10 01 00 1 1 1 Cn+1的卡诺图 1 A 0 1 BC 11 10 01 00 1 1 1 Sn的卡诺图 1 § 2.3.1 加法器 全加器的表达式 § 2.3.1 加法器 * . . . Sn = An Bn Cn An Bn Cn An Bn Cn An Bn Cn . . Cn+1 = An Bn