LATTICE开发板原理图测试代码软件使用以及中文资料3.pdfVIP

LatticeXP 系列培训教程 上海莱迪思半导体公司 市场部 2005 年 5 月 英文网址： 中文网址： 或 1 LatticeXP 系列 器件的主要特性 • 非易失，无限次重构 －瞬时上电，数毫秒 －无外部配置存储器 －很高的设计安全性，不能截取位流 －用数毫秒重构基于 SRAM 的逻辑 －通过系统配置和JTAG 口对SRAM 和非易失存储器编程 －支持非易失存储器的后台编程 • 很高的密度并有多种封装 • 嵌入式和分布式存储器 • 灵活的 I/O 缓冲器 • 专用 DDR 存储器支持 • 系统时钟 PLL • 系统级的支持 表 1 LatticeXP 系列产品选择指南 产品简介 LatticeXP 系列 FPGA 在单一结构里组成了逻辑门、嵌入式存储器和 I/O，器 件是非易失的和能够无限次重新编程，它支持节省成本的系统设计。 LatticeXP 系列中使用的重复编程、非易失技术是下一代 ispXP 技术。采样这 种技术，就不再需要昂贵的外部配置存储器，设计没有未经许可的读回风险。 借助莱迪思的 ispLEVER®设计工具可以使 LatticeXP 系列高效地实现大型 复杂设计。ispLEVER 设计工具提供支持 LatticeXP 的时尚逻辑综合工具的综合 库。ispLEVER 工具采用综合工具的输出结果，并且配合其自己的 floor planning 工具的约束条件，在 LatticeXP 器件中进行布局布线。ispLEVER 工具从布线中 提取时序信息，并将它们反注到设计中来进行时序验证。 2 莱迪思还提供许多用于 LatticeXP 系列的预先设计的 IP （Intellectual Property ，知识产权）ispLeverCORE™模块。采用这些 IP 标准模块，设计者可 以将精力集中于自己设计中的特色部分，从而提高工作效率。 器件结构 LatticeXP 器件的中间是逻辑块阵列，器件的四周是可编程 I/O 单元 （Program I/O Cell ，简称PIC ）。在逻辑块的行之间分布着嵌入式RAM 块 （sysMEM Embedded Block RAM，简称EBR ）。 图 1 LatticeXP 器件结构示意图 PFU阵列的左边和右边，有非易失存储器块。在配置模式，通过IEEE 1149.1口或sysCONFIG外部口对非易失存储器块编程。上电时，配置数据从非 易失存储器块传送至配置SRAM。采样这种技术，就不再需要昂贵的外部配置存 储器，设计没有未经许可的读回风险。数据从配置数据经宽总线从非易失存储 器块传送至配置SRAM，这个过程只有数毫秒时间，提供了能容易地与许多应用 接口的瞬时上电能力。 器件中有两种逻辑块：可编程功能单元（Programmable Function Unit ，简 称 PFU ）；无RAM 的可编程功能单元（Programmable Function Unit without RAM ，简称PFF ）。PFU 包含用于逻辑、算法、RAM/ROM 和寄存器的积木 块。PFF 包含用于逻辑、算法、ROM 的积木块。优化的PFU 和 PFF 能够灵 活、有效地实现复杂设计。器件中每行为一种类型的积木块，每三行 PFF 间隔 就有一行 PFU 。 每个 PIC 块含有两个具有 sysIO 接口的 PIO 对。器件左边和右边的 PIO 对 可配置成 LVDS 发送、接收对，sysMEM EBR 是大的专用快速存储器块，可用 于配置成 RAM 或 ROM 。