数控直流稳压电源的设计--课程设计.docx

  1. 1、本文档共24页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数控直流稳压电源的设计--课程设计

数字电子技术基础课 程 设 计题目名称:数控直流稳压电源的设计 指导教师: 学生班级:电气工程及其自动化 评语 成绩:[摘要]随着人们生活水平的不断提高,数字化控制无疑是人们追求的目标之一,它所给人带来的方便也是不可否定的,其中数控制直流稳压电源就是一个很好的典型例子,但人们对它的要求也越来越高,要为现代人工作、科研,生活、提供更好的,更方便的设施就需要从数字电子技术入手,一切向数字化,智能化方向发展.本文所介绍的数控直流稳压电源,其输出电压大小采用数字显示,此设计,没有用到单片机,只用到了数字技术中的可逆计数器,D/A 转换器,加法器,译码显示等电路,制作比较容易等优点。通过设计巩固学习过的专业知识,也使我们把理论与实践从真正意义上相结合了起来;考验了我们借助互联网络搜集、查阅相关文献资料,和组织材料的综合能力;通过使用电路仿真软件Multisim和protues进行电路仿真,了解到计算机辅助设计(CAD)的智能化。[关键词] 集成电路 数控稳压直流电源 D/A转换 十/十六进制转换1数控直流稳压电源总体方案设计1.1 设计要求1.运用所学的数字电子知识,和模拟电子知识进行电路设计。2.设计出的直流电源要求输出精度高,步进电压在0.1V 左右,并且调整方便。3.使用通用器件4.要求输出电压在0~9.9V1.2技术指标工作电压:2-6V(典型5V)工作电流:4.5mA(5V时) 2.5mA(3V时)稳压输出值:0-9.9V步进电压值:0.1V输出纹波电压:≤10mV输出电流:5A1.3 数控直流稳压电源总原理框图图1数控直流稳压电源原理框图此数控直流稳压电源共有六部分,输出电压的调节是通过?+?,?-?两键操作,还有一个复位键,可以还原电压到0v。“+”“-”键控制可逆计数器分别作加,减计数,可逆计数器的二进制数字输出分两路运行:一路用于驱动数字显示电路,精确显示当前输出电压值;另一路进入10进制16进制转换电路,经转换输出进入数模转换电路(D/A 转换电路),数模转换电路将数字量按比例,转换成模拟电压,然后经过运放射极跟随器控制,调整输出级,输出稳定直流电压。为了实现上述几部分的正常工作,需要另制±15V,和±5V 的直流稳压电源,和-10v的直流稳压电源,及一组未经稳压的12V~17V 的直流电压。2各部分单元电路设计2.1“+”,“-”键,复位键控制可逆计算器设计2.1.1 工作原理总述电路主要用三按钮开关其中两个作为加、减电压调整键,一个为电压复位键。电压调整键与可逆计数器的加计数CPU 时钟输入端和减计数CPD 时钟输入端相连,用于产生触发上升沿,触发芯片计数。复位键与集成块的置数使能PL端相连,用于复位电压到0v.2.1.2元件选择此部分电路采用集成芯片74LS192, 74ls192是双时钟,可预置数,异步复位,十进制(BCD 码)可逆计数器。可逆计数器由两片级联的74ls192实现。2.1.3 功能实现图二 可逆计数器电路图此部分电路如图所示,由于输出电压从0V 到9.9V 可以调节,步进为0.1v,所以74LS192 两计数器总计数范围八位BCD码,即0~99),而74LS192 本身为十进制可逆计数器,所以只需两块这样的芯片级联就可以达到目的。图三 74ls192 封装及功能表PL 是低电平有效的预置数允许端,PL=0 时,预置数输入端P0~P3 上的数据被置入计数器,为完成复位功能,p0~p3均接地取0000。MR是高电平有效的复位a端,MR=1 时,计数器被复位,所有输出端都为低电平,所以此端接地。CPU 是加计数时钟,CPD 是减计数时钟,当CPU=CPD=1 时,计数器处于保持状态,不计数。当CPD=1,CPU 由0变为1时,计数器的计数值加1当CPU=1,CPD 由0变1时,计数器的计数值减1。TCU 是进位输出端,当加计数器达到最大计数值时,即达到9 时,TCU 在后半个时钟周期(CPU=0)内变成低电平,其他情况均为高电平。TCU 是借位输出端,当减计数器计到零时,TCD在时钟的后半个周期(CPD=0)内变成低电平,其他情况下均为高电平。为实现100 进制的计数可把第一块芯片的TCU,TCD 分别接后一级的CPU,CPD 就可以级联使用,这就达到了0~99 的计数。2.2 电压显示电路设计2.2.1工作原理数字显示驱动采用两块74LS248 芯片,74LS248 为四线七段译码驱动器,内部输出带上拉电阻它把从计数器传送来的二~十进制码,驱动共阴数码管显示数码。具体功能如下图四真值表所示。图四 74ls48 功能表为实现显示译码功能需要将LT、IBR端都接高电平。UG的D~A连接高位计数芯片输出Q3~Q0,UD的D~A连接低位计数芯片输出Q3~Q0电

文档评论(0)

rovend + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档