【精选】数字电路期末复习习题库.doc

习题库 一、填空题 1.(10110.1)2=( )16=( )8=( )10 2. 说明下图所示电路输出端的逻辑状态。 3.将逻辑函数化成最小项表达式Y=( ) 4．0110)BCD=( )10=（ ）16 5. 说明下图所示电路输出端的逻辑状态， Y1为___________，Y2为___________，Y3为 ，Y4为___________，Y5为___________，Y6为 。 6．逻辑图和输入 A ，B的波形如图所示， 分析在 t1时刻输出为 。  7．已知卡诺图如下，则逻辑函数Y= 其反函数= 。 8．对于四位二进制译码器，其相应的输出端共有（ ）。 9．欲使JK触发器转换为T触发器，可使JK触发器的输入端；，则JK触发器的J、K取值应为（ ）。 10．下图所示的电路是用双四选一数据选择器74LS153实现的组合逻辑函数，74LS153的真值表如下，则该函数的逻辑表达式为 。 11．欲使JK触发器转换为T触发器，可使JK触发器的输入端；，JK触发器的J、K取值应为 。 12．若用触发器组成某十一进制加法计数器，需要 个触发器，有 个无效状态。 13. 用555定时器组成施密特触发器，当输入控制端CO外接8V电压时，回差电压为 。 14．知同步十进制加法计数器74LS160的的为同步置数端、为异步清零端，欲将下图所示电路接成4进制计数器，则D4D3D2D1= 。 15． 逻辑图如下，当A=0，B=1时Y为 。 16. 一个选一的数据选择器，其地址输入（选择控制输入）端有个。___________个触发器。 18. 同步十进制加法计数器74LS160的为同步置数端、为异步清零端，试分析下图所示的计数器在M=1时为___________进制，M=0时为___________进制。 11. 将1KHz的脉冲转换为50Hz的脉冲，设计这样功能的分频器至少需要___________个触发器。 12. 同步十进制加法计数器74LS160的为同步置数端、为异步清零端，试分析下图所示的计数器在为___________进制。 二、化简下列逻辑函数，方法不限1． 约束条件 2．已知卡诺图如下，求逻辑函数Y及其反函数 3、 4、 5、 ， 约束条件为AB+BC=0 6. 7． 三、组合逻辑电路 1. .由3-8译码器74HC138组成的电路如图所示，写出Y1和Y2逻辑函数式，并分析电路的逻辑功能(10分)。 2. 设计一个三人表决电路 条件：三人中有组长一人，只要组长反对，表决不可通过；组长同意时，其余二人有一人同意即为通过。用1表示同意，0表示反对，表决结果通过用1表示，不通过用0表示。要求用与非门实现。 3.设计要求：密锁上有三个按键A、B、C。当锁就能被打开（用F表开锁信号）；而当有键按下却不时，将发出报警信号（用G表示报警信号） 四、波形图的画法 1.根据给定信号的波形画出各输出端的波形。设图（a）触发器的初始状态为“0”。 （a） （b） 2.分析图示触发器功能，写出两个触发器的状态方程，并根据给定A、CP信号的波形画出各输出端的波形。设各触发器的初始状态均为“0”。 3. 边沿JK触发器输入cp端的波形如图所示，试画出输出Q，Qˊ，Y1，Y2端的波形。（设触发器的初始状态为Q=0）（10分） Q Qˊ Y1 Y2 五、 1.分析图示电路的逻辑功能。写出其驱动方程、状态方程、输出方程，画出状态转换表（或状态转换图），验证电路能否自启动。 2. 自己找书上的习题，同步时序逻辑电路分析的习题即可。 六、 1. 知同步十进制加法计数器74LS160的为同步置数端、为异步清零端. 1、试分析下图所示电路为几进制计数器? 并写出有效的状态转换图。 2、在只允许增加一条连线情况下,请将其改为六进制加法计数器（在原图上修改即可） 2. 已知集成同步十进制加计数器74LS160，试用其构成7进制加法计数器，并画出有效的