数字电路逻辑代数与~.ppt

一、逻辑代数的基本定律和恒等式 二、逻辑代数的基本规则 三、逻辑函数的代数化简法 一、最小项的定义及性质 1、最小项的定义 2、最小项的性质 (2)最小项的性质 3、最小项的编号 二、逻辑函数的最小项表达式 三、用卡诺图表示逻辑函数 硬件描写语言(HDL):是一种以文本形式来描述数字系统硬件的结构和行为的语言,用以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能(行为)。 1、间隔符（空格符、Tab键、换行符、换页符） 4、逻辑值集合：表示数字逻辑电路的逻辑状态 6、字符串 2、化简的步骤 1）根据逻辑函数画出函数卡诺图 2）画包围圈※ 3）将每个包围圈中的最小项合并，分别得到各个包围圈对应的乘积项 4）将所得的乘积项相加，即可得到函数的最简与或表达式。 画包围圈时应遵循的原则： 1）包围圈内的方格数必定是2n个，n=0,1,2···· 2）相邻方格包括左右、上下和四角相邻 3）方格可以被重复利用，但新增包围圈中一定要有新的方格，否则该包围圈是多余的 4）包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。 例２·2·５（P53）一个四变量逻辑电路的真值表如下表所示，用卡诺图法求化简的与-或表达式及与非-与非表达式。 解： 1、由真值表画卡诺图 L AB CD 00 00 01 01 11 10 11 10 1 1 1 1 1 1 1 2、画包围圈，合并最小项 3、求与非-与非表达式 C D A B C A B D ABCD + + + L = C D A B C A B D ABCD + + + L = C D ABC · ABD · ABCD · L = 【例２·2·６】化简下列逻辑函数： L ( A,B,C,D )=?m(0～3，5～11，13～15） 解法1： 1、画卡诺图 L AB CD 00 00 01 01 11 10 11 10 1 1 1 1 1 1 1 2、画包围圈，合并最小项 + + L = 1 1 1 1 1 1 1 C D B 【例２·2·６】化简下列逻辑函数： L ( A,B,C,D )=?m(0～3，5～11，13～15） 解法2： 1、画卡诺图 2、用包围0的方法画包围圈 L AB CD 00 00 01 01 11 10 11 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 L = B C D + + L = C D B L = B C D 3、具有无关项的逻辑函数的化简： 1）无关项（任意项）的定义： 2）无关项在真值表中的表示： 3）无关项在化简中的意义： ——对应于变量的某些取值，函数的值可以是任意的，或者这些变量的取值根本不会出现，则这些变量取值所对应的最小项称为无关项或任意项。 ——在真值表中用×号表示无关项，以区别于0和1。 ——无关项的值可以取0或取1，在用卡诺图化简时可以根据需要而定，通常利用无关项后会使函数的表达式更加简单。 【例2·2·7】要求设计一个逻辑电路，能够判断1位十进制数是奇数还是偶数，当十进制数是奇数时输出为1，否则输出为0。 L AB CD 00 00 01 01 11 10 11 10 1、以8421BCD码表示10进制数列写真值表（表2·2·7） 2、画卡诺图 3、画包围圈，合并最小项 1 1 1 1 1 0 0 0 0 0 × × × × × × L = D L = AD+BCD 若不利用无关项，结果为： 以上讨论的是一变量到四变量的卡诺图，多以四变量为例进行分析；至于五、六变量的卡诺图的应用可参看其他文献。 解： 2.3 硬件描写语言Verilog HDL基础 逻辑仿真：是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测，仿真器对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。 逻辑综合：是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表及元件之间的连接关系（常称为门级网表）的过程。 计算机对HDL的处理包括两个方面:逻辑仿真和逻辑综合。 一、Verilog 的基本语法规则 3、标识符和关键词 2、注释符：/*---*/和//（多行与单行） （1）标识符：给对象取名所用的字符串。 标识符通常由英文字母（大、小写）、数字、$符和下画线组成；必须以英文和下画线开始。否则非法。 （2）关键词：是本身规定的特殊字符串（小写英文）；用以定义语言结构，不能作为标识符。 5、常量及其表示 逻辑0 逻辑1 逻辑假 逻辑真 0 1 x或X z或Z 不确定值 高阻态 逻辑值 逻辑状态 逻辑值 逻辑状态 在程序运行过程中，值不能改变的量，称为常量。 （1）整