网站大量收购独家精品文档,联系QQ:2885784924

DC Design Compiler 综合脚本命令及参考模板.doc

DC Design Compiler 综合脚本命令及参考模板.doc

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
DC Design Compiler 综合脚本命令及参考模板

Design Compiler 综合脚本 常用命令和模板 参照自己的设计,以及自己的工艺信息,适当修改下面的Constraints 和 Run Script 等的脚本,添加一些相关的约束语句,就可以运行了 详细的命令请参照DC的官方User Guide等相关资料。 Invoking Design Compiler Unix% design_vision # Interactive GUI, WLM mode Unix% design_vision –topographical # Interactive GUI, Topographical mode Unix% dc_shell-t # Interactive shell, WLM mode Unix% dc_shell-t –topographical # Interactive shell, Topographical mode Unix% dc_shell-t –f RUN.tcl | tee –i my.log # Batch mode .synopsys_dc.setup set search_path “$search_path libs cons unmapped rtl” set synthetic_library dw_foundation.sldb set target_library 65nm.db set link_library “* $target_library $synthetic_library IP.db” set symbol_library 65nm.sdb define_design_lib WORK –path ./work set_svf my_filename.svf set_vsdc my_filename.vsdc history keep 200 set sh_enable_page_mode false set cache_write . set cache_read $cache_write suppress_message {LINT-28 LINT-32 LINT-33 UID-401} set alib_library_analysis_path [get_unix_variable HOME] alias h history alias rc “report_constraint -all_violators” TCL Commands and Constructs set PER 2.0 # Define a variable and its value echo $PER # Variable substitution ( 2.0 set MARG 0.95 expr $PER * $MARG # expr: *, /, +, -, , , =, =, = set pci_ports [get_ports A] # Imbedded command set pci_ports [get_ports “Y??M Z*”] # Wildcards echo “Effctv P = \ # Soft quotes ( 1.9 [expr $PERIOD * $MARGIN]” echo {Effctv P = \ # Hard quotes [expr $PERIOD * $MARGIN]} # ( Effctv P = [expr $PER * $MARG] # Comment line set COMMENT in_line; # In-line comment set MY_DESIGNS {B1.v ... B26.v} # foreach loop foreach DESIGN $MY_DESIGNS { read_verilog $DESIGN } for {set i 1} {$i 27} {incr i} { # for loop read_verilog BLOCK_$i.v } Helpful UNIX-like DC-shell commands pwd cd ls history !! !7 !report sh UNIX_command printenv get_unix_variable ARCH Constraints reset_design set_max_area 0 create_clock -period 2 –name Main_Clk [get_ports Clk1] create_clock –period 2.5 –

文档评论(0)

xcs88858 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档