奇数分频器(verilog).doc

下载文档

3
0
约4.19千字
约 4页
2017-12-17 发布于河南
举报
版权申诉
保障服务

奇数分频器(verilog).doc

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

奇数分频器(verilog)

奇数分频器?? /***********************************************************?? ??? ??? ?Filename?? ??? ?:?? ??? ?odd_divider.v?? ??? ??? ?Author?? ??? ??? ?:?? ??? ?Cardinal?? ??? ??? ?Company?? ??? :?? ??? ?Cardinal?? ??? ??? ?Revision?? ??? ?:?? ??? ?2010/03/15 17:20?? ??? ??? ?Description?? ?:?? ??? ?Exercise of a odd divider?? ??? ??? ?描述?? ??? ??? ?? :?? ??? ?这是一个奇数分频器?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ?? 奇数分频法有多种实现方式，这里采用的是?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ?? 错位相“或”法.这里实现的实现的是3分频?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ?? 占空比是50%，类似可以实现任意的N次奇数?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? 分频**********************************************************/module ODD_DIVIDER(?? ?clk_in,?? ?rst_n,?? ?clk_out?? ?);?? ??? ??? ??? ?parameter?? ??? ??? ?width=2;?? ??? ??? ??? ?input?? ??? ??? ??? ??? ?clk_in;?? ??? ?input?? ??? ??? ??? ??? ?rst_n;?? ??? ?output?? ??? ??? ??? ?clk_out;?? ??? ??? ??? ?reg?? ??? ?[width-1:0]?? ??? ?cnt_posedge,cnt_negedge;?? ??? ?reg?? ??? ??? ??? ??? ??? ??? ??? ??? ?clk_1toN_p,clk_1toN_n;?? ??? ??? ??? ?always@(posedge clk_in)?? ??? ?//上升沿分频，占空比1:2?? ??? ??? ?begin?? ??? ??? ??? ?if(!rst_n)?? ??? ??? ??? ??? ?begin?? ??? ??? ??? ??? ??? ?cnt_posedge=0;?? ??? ??? ??? ??? ??? ?clk_1toN_p=0;?? ??? ??? ??? ??? ?end?? ??? ??? ??? ?else?? ?if(cnt_posedge==2b10)?? ??? ??? ??? ??? ??? ??? ??? ??? ?cnt_posedge=0;?? ??? ??? ??? ??? ??? ??? ?else?? ??? ??? ??? ??? ??? ??? ??? ??? ?begin?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ?cnt_posedge=cnt_posedge+1;?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ?clk_1toN_p=~clk_1toN_p;?? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ??? ?end?? ??? ??? ?end?? ??? ??? ??? ??? ?always@(negedge clk_in)?? ??? ?//下升沿分频，占空比1:2?? ??? ??? ?begin?? ??? ??? ??? ?if(!rst_n)?? ??? ??? ??? ??? ?begin?? ??? ??? ??? ??? ??? ?cnt_negedge=0;?? ??? ??? ??? ??? ??? ?clk_1toN_n=0;?? ??? ??? ??? ??? ?end?? ??? ??? ??? ?else?? ?if(cnt_negedge==2b10)?? ??? ??? ??? ??? ??? ??