电气工程及自动化电子计时器电路设计说明电工电子综合试验.docVIP

南京理工大学 电工电子综合试验（2） 电子计时器电路设计 姓名：丁仲侣 学号:1010190102 班级院系：自动化学院 专业：电气工程及其自动化 完成时间：2012.8.28 一、摘要 数字时钟是运用数字电路设计及控制的数字显示的计时装置,广泛地运用于社会生产的各个领域,成为人们日常生活中不可或缺的必需品。随着数字集成电路技术的飞速发展，数字时钟的精度已经远远超过老式钟表, 而且数字时钟大大地扩展了钟表的功能。钟表的数字化给人们生产生活带来了极大的便利。因此，研究数字时钟及扩展其应用，有着重要的实际意义。 本实验要求通过数字电路方法，设计完成一个多功能数字计时器的设计。该计时器完成从00:00到59:59的计时功能，并在控制电路的作用下实现快速校分，清零，自动报时等功能。所设计的电路采用中小规模集成电路实现，同时在设计过程中运用计算机软件进行仿真，以验证设计方案的可行性。通过该实验，掌握数字电路的工作原理及学会设计数字逻辑电路的基本方法，电路调试及故障排除方法，锻炼分析问题解决问题的能力。 关键字：数字电路设计 数字时钟 清零 校分 整点报时 二、实验内容及要求 设计一个数字计时器，可以完成0分00秒~59分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。本设计采用中小规模集成电路实现，主要培养学生分析问题解决问题的能力，提高学生设计电路、调试电路的实验技能。 内容 设计安装秒脉冲发生电路，为计时器提供脉冲f1=1HZ、为快速校分提供脉冲f2=2HZ、报时器提供驱动蜂鸣器的脉冲信号f3=500HZ[低音]、f4=1000HZ[高音]。 安装调试四位BCD码译码显示电路。 设计、安装、调试一小时六十进制计数器电路（00分00秒～59分59秒）整点计数。 设计报时电路，使数字计时器从59分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即59分53秒、59分55秒、59分57秒发低音，59分59秒发高音。 设计、安装、调试校分、清零电路。要求：校分电路要防抖动，清零电路任意状态可以清零。 连接1——5各项设计电路实现一小时整点报时的电子计时器电路。 要求 设计正确，布局合理，排线整齐，功能齐全。 三、实验器材 集成电路： NE555 1片 (多谐振荡) CD4040 1片 （分频） CD4518 2片 （8421BCD码十进制计数器） CD4511 4片 （译码器） 74LS00 3片 （与非门） 74LS20 1片 （4输入与非门） 74LS21 2片 （4输入与门） 74LS74 1片 （D触发器） 电阻：1KΩ、3KΩ各1只，300Ω 共28只 电容：0.047uf 1只 共阴极双字屏两块。 四、数字计时器逻辑框图： 各单元设计方法、过程、逻辑图 1：脉冲发生电路 脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。而后通过CD4040产生几种频率供后面使用。 (1)NE555： 555集成定时器是一种将模拟和数字电路集成于一体的电子器件，使用十分灵活方便，只要外加少量的阻容元件，就能构成多用途的电路，故其在电子技术中得到了广泛的运用。 NE555引脚图 其中1引脚为接地端，引脚2为触发端，引脚3为输出端，引脚4为复位端，引脚5为控制端，引脚6为阀值端，引脚7为放电端，引脚8为电源。 当将NE555连结成图三所示的多谐振荡电路时。 输出端为周期矩形波： 由波形图可得T=0.238ms，在经过CD4040的分频之后，即可得到频率大约为1Hz的时钟信号。 （2）CD4040集成电路 CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其引脚图如下图五： CD4040引脚图 其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 将图三所示电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。可以利用其为电子钟的计时信号。另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，