集成电路中的器件结构.docVIP

集成电路中的器件结构3．1 电学隔离的必要性和方法 第2章中给出了二极管、双极型晶体管和MOS场效应晶体管的截面剖图(见图2—14、图2—19和图2—31)。图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电路中它们的结构要复杂得多。 一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一个硅芯片上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底相互影响和干扰，以至整 在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向PN结进行隔离；②采用氧化物(二氧化硅)加以隔离。这两种方法能较好地实现直流隔离，其缺点是都会增加芯片面积并引入附加的电容。 现以MOS管为例说明反向PN结的隔离作用。如在一个硅片衬底上有两个N沟 MOS管，其结构与PN结的隔离作用见图3～1。 图3一l PN结隔离作用 在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可防止电流流向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬底之间也形成一反向结，因此两个MOS管之间在电学上也就被隔离。 这是MOS场效应晶体管在结构上的一个固有优点，即可以利用MOS管本身的PN结实现隔离而不需增加新的PN结。 对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之(如电阻、电容等)之间是完全电隔离的。氧化物隔离的示意图见图3—2。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于3．3节中的图3—5。3．2二极管的结构 用于集成电路中的二极管，其制作步骤和实际结构示于图3—3。 图3-3集成电路中二极管的制作步骤 在集成电路中，要求二极管的两个引出端(P端和N端)必须在芯片的上方引出(而不是像图2—14那样，N端在下方引出)，此外还要考虑二极管与芯片中其他元器件的隔离。为此先在P型衬底材料上通过外延生长得到一层很薄的N型外延层(如图3—3(a)所示)，然后在指定的区域进行P型杂质扩散，形成N型“岛”(如图3—3(b)所示)，同时形成 PN结隔离区，二极管就在此N型“岛”内制作。再形成P型区(如图3—3(c)所示)，P型区与N型外延层形成PN结。最后形成N型区，NN型外延层的欧姆连接。由金属铝作为引出端的一个完整的二极管结构示于图3～3(d)。 3．3双极型晶体管的结构 图2—19那种简单的三极管结构是无法用于集成电路中的，如果有两个三极管同时制作在一个芯片上，那它们的收集极就相连了。为此要对这种三极管结构作重大的修改。 ． 首先是在三极管的下方形成一PN结，使收集极与衬底隔离。对于NPN三极管，采用P型硅片衬底。用外延生长方法先形成一薄的N型外延层，三极管本身就制作在这一薄外延层上。制作时先在指定的区域进行P型杂质扩散，形成P型基区；再在基区内指定的区域进行N型杂质扩散，形成N型发射区。其截面图见图3—4。 图3-4用PN结隔离三极管与衬底 其次是设法用氧化物(二氧化硅)把每一个三极管包围起来，将各个三极管在横向上相互隔离起来，这示于图3—5。 图3-5两个完全隔离的NPN三极管 但这样的结构仍然存在缺点，由于收集极电流必须横向流过外延层才能到达收集极，而收集区有一个很大的串联电阻，因而三极管的电学特性很差。为了减小这一收集区电阻，必须增加两个N+型区。一个是称为“埋层”的N型层，它在外延层生长前就设法在 P型衬底上形成，其目的是减小收集区的横向电阻。另一个是在收集极接触处下面形成一N+型区，以减小收集极串联电阻，通常这一步是与N发射区同时形成的。具有埋层结构的NPN双极型晶体管见图3—6。 当然对于双极型晶体管也可以PN结环实现隔离，如图3—7所示。从图中可以看出，一个重掺杂的P+环围绕此NPN三极管，该P环一直深入到P型衬底区，因而可 图3-6具有埋层结构的NPN双极型晶体管 图3-7采用PN结环隔离的NPN双极型晶体管以同时实现横向和纵向的PN结隔离。但是PN结隔离环的宽度要比氧化物环宽，而且电容量也较大，所以近年来已不常使用。 另一种隔离技术称为槽隔离(trench isation)。它是在三极管的四周通过腐蚀方法形成一个槽环，槽的内壁生长出一薄氧化层，再填充进多晶硅。此方法的优点是槽环所占面积较小，但制造工艺较复杂，成本较高，只在某些要求较高的电路中使用。 为减小尺寸而改进得到的较完善的三极管结构示于图3—8。在这种改