数字电子钟的设计和制作.docVIP

浙江科技学院 2008年电子设计大赛 题目：数字电子钟的设计和制作 参赛选手：林 海、 许凯军 指导老师： 侯北平 2008年6月17日 目录 一、摘要---------------------------------------------------------------------------3 二、总体方案设计---------------------------------------------------------------3 单元模块设计--------------------------------------------------------------6 各单元模块功能介绍及电路设计； 电路参数的计算及元器件的选择； 特殊器件的介绍； 各单元模块的联接； 四、系统调试-------------------------------------------------------------------11 五、系统功能、指标参数----------------------------------------------------11 六、设计总结-------------------------------------------------------------------12 七、参考文献-------------------------------------------------------------------13 八、附件-------------------------------------------------------------------------14 1、系统原理电路图 2．程序流程图 3、实物图 4、程序设计源代码 一 、 摘要 数字电子钟一个无处不在的电子产品，经过这么多年的发展现在已经相当的成熟了。其中本次设计的作品主要以数字电子为主，实现对年、月、日、时、分、秒数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能，正点报时功能，省电模式，智能闹铃的数字电子钟。电路主要采用小规模单片机集成电路.本系统的设计电路主要的控制操作基本上都是有单片机控制整个电路实现各项功能，因此在硬件方面的设计较为简单，由核心部位89C51单片机为中心：1：连接控制电路4个多功能调整作用的开关；2：连接具有固定频率的石英振荡器；3：连接显示部位----9个七段管（LED灯）；所以整个电路会比较简洁明了，其中程序的实现方法主要是利用C语言就行最初的编程，然后利用Keil uVision2进行编译；最后再将程序代码烧进单片机，最后就可以实现各项功能。其中直接利用干电池就行供电，内部各个容易损坏的电子原件都就行了保护处理，所以整个电路会相当的安全！ 二：总体方案设计： 设计最初想法有两种设计方案提供我们选择： 方法一：CMOS芯片设计的方案 本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、整点报时模块、校时模块、星期模块等几部分组成。采用电池作电源，采用低功耗的CMOS芯片及液晶显示器，发生器使用晶体振荡、计数振荡器CD4060及双JK触发器CD4027，将标准秒信号送入“秒计数器”；计数器采用“可予制四位二进制异步清除”计数器来实现，分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器；整电报时电路以门电路、触发器及扬声器构成，要求在离整点差5秒时，每1秒钟鸣叫一次，共响5次，前四次为低音512Hz，最后一声为高音1024Hz；星期计数器是用四个D触发器组成；校时电路是由与非门构成的双稳态触发器，用来对“星期”、“时”、“分”、“秒”显示数字进行调整的；译码显示电路选用BCD-7段锁存译码／驱动器CC4511构成，再经过六位LED七段显示器显示出来。（请参照图1） 图1 （方案一）总体的电路的布局 分析： 电路的总体设计思维比较清晰，而且最好的一点就是不需要任何的程序，所以只要焊接的水平到家的话就可以做的比较完美了，反过来对这个电路设计布局的要求就要比较仔细，如果处理不好的话就会想当的麻烦。还有一个致命的缺点就是当整个电路确定好各个功能之后一旦焊接好了，如果想要拓展功能就会比较麻烦。 方法二：单片机设计方案 本系统主要分为四大部分：89C51单片机为核心控制部件，以七段管LED灯核心显示部件，以石英振荡器为主要计时部件，干电池为供电部件。然后通过程序实现对年、月、日、时、分、秒数字显示,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能，正点报时功能，省电模式，智能闹铃的数字电子钟。其他附加功能会在后续中加入；其中程序