FPGA测试中故障屏蔽现象的分析和研究-山西大学计算机与信息技术.PDFVIP

维普资讯 2007年 第21卷 第6期 测 试 技 术 学 报 V01．21 No．6 2007 (总第 66期) JOURNALOFTESTANDMEASUREMENTTECHNOLOGY (Sum No．66) 文章编号：1671—7449(2007)06—0557—05 FPGA测试中故障屏蔽现象的分析和研究 李雪莲 ，李月香 ，袁 涛 (1．山西大学 计算机与信息技术学院，山西太原 030006；2．清华大学 自动化系，北京 100084) 摘 要： 通过对基于 SRAM 结构的FPGA测试方法进行分析和研究，提出了FPGA测试中的故障屏蔽现 象，并给出该现象的产生原因和判断条件，在此基础上，进一步提出相应的解决办法和建议 ，以避免或减少 故障屏蔽现象的出现，提高测试FPGA的故障覆盖率． 关键词：FPGA测试；测试方法；故障屏蔽 中图分类号： TP391，76 文献标识码：A Research on FaultM ask in theTestofFPGA LIXuelian ，LIYuexiang ，YUAN Tao。 (1．SchoolofComputerInformationTechnology，ShanxiUniversity，Taiyuan030006，China； 2．Dept．ofAutomation，TsinghuaUniversity，Beiiing100084，China) Abstract： FieldProgrammableGateArrays(FPGAs)arewidelyused inthehardwareimplementation ofcircuitdesign．DetectingthefaultsofFPGAsisveryimportant．Thispaperpresentedtheproblem of faultmaskin thetestofFPGA ，andfocuseditsresearchonthegeneratingreasonsand conditionsof faultmask．Finally，thesolutionsandsuggestionsaregiventoreduceitsappearanceandtoimprovethe faultcoverageofFPGA test． Keywords：FPGA testing；testmethod；maskingoffaults 现场可编程门阵列 FPGA是一种新型器件 ，它将门阵列的通用结构与现场可编程的特性结合于一 体，因而广泛应用于电路设计，其可靠性和可测试性也显得尤为重要．对设计人员来说 FPGA 的使用相 当灵活，但其应用的不确定性和重复可编程性增加了芯片测试的难度．目前，在 FPGA 的测试方面已有 一 些研究[1叫¨，其 中大部分研究集中在基于 SRAM 结构的FPGA测试[】叫 引．要对一个 FPGA进行完 整的测试，需要通过 FPGA可重复编程的特性来构建测试电路，并进行配置和施加测试向量，通常完成 整个芯片的测试需要开发和运用许多配置过程．FPGA 的测试主要包括可编程逻辑资源(CLB)的测试和 连线资源的测试．可编程逻辑单元 (CLB)的测试采用的是基于多路选择器的结构模型和多路选择器输入 输出固定故障的故障模型[1]，主要采用仅通过编程进行测试．此时，FPGA被看成为一个二维的逻辑 单元阵列，并在假设所有的连线资源都已经过检测并确定没有故障的前提下，采取 BIST测试、自然排 列测试、基于阵列的测试及通用的测试等策略．然而，无论是在单故障模型[加还是多故障模型[。 下， 这些策略中都有可能存在故障屏蔽(Maskingoffaults)现象，势必会降低整个FPGA芯片测试过程的故 障覆盖率、 本文将对基于 SRAM 结构 FPGA测试中故障屏蔽现象进行分析和研究，并在此基础上给出故障屏 {收稿 日期：2007一O1—21 作者简介 ：李雪莲(1979一)，女，助教，硕士生