数模和模数转换电路.pptVIP

2.2 取样保持电路 取样保持电路实现A/D转换的取样和保持两个步骤。其基本形式如图13-9所示。它由N沟道MOS管T作为取样开关、存储电容 C和运放等组成。 当取样控制信号uL为高电平时， T导通，输入信号uI经电阻RI向 电容C充电。取RI = R f 且忽略 运放的净输入电流，则充电结 束后uO = uC = - uI。 取样控制信号uL跃变为低电平 后，MOS管T截止，由于电容 C上的电压uC保持基本不变， 即取样的结果被保持下来直到下一个取样控制信号的到来。可以看出， 只有电容C的漏电越小，运放的输入阻抗越大，uO保持的时间才越长。 显然，取样过程是一个充电过程，且 RI越小，充电时间越短，取样频率可以越高；在充电过程中，电路的输入电阻为RI，为使电路从信号源索取的电流小些，则要求输入电阻大；因此取样速度与输入阻抗产生了矛盾。下面介绍在图12.11所示电路基础上改进而得的电路，如图13-9所示。A1和A2是两个运放，取样控制信号uL通过驱动电路L控制开关S。uL = 1时，开关S闭合。A1和A2工作在单位增益的电压跟随状态，则uI = uO/ = uC = uO；uL = 0时，开关S断开。由于电容C没有放电回路，uC保持uI不变，所以输出uO也保持uI不变。 开关S断开，电路处于保持阶段，如果uI变化，uO/可能变化非常大，甚至会超过开