IC制造工艺概况--半导体制造技术.pptVIP

* * * * p-well Formation1）第二层掩膜2） P井注入(高能)3）退火 Figure 9.9 p+ Silicon substrate Boron implant Photoresist 1 p- Epitaxial layer Oxide 3 n-well 2 p-well 二、浅曹隔离工艺A STI 槽刻蚀1）隔离氧化2）氮化物淀积3）第三层掩膜4）STI槽刻蚀（氮化硅的作用：坚固的掩膜材料，有助于在STI氧化物淀积过程中保护有源区；在CMP中充当抛光的阻挡材料。） Figure 9.10 +Ions Selective etching opens isolation regions in the epi layer. p+ Silicon substrate p- Epitaxial layer n-well p-well 3 Photoresist 2 Nitride 4 1 Oxide STI trench B STI Oxide Fill1）沟槽衬垫氧化硅2）沟槽CVD氧化物填充 Figure 9.11 p-well Trench fill by chemical vapor deposition 1 Liner oxide p+ Silicon substrate p- Epitaxial layer n-well 2 Nitride Trench CVD oxide Oxide C STI Formation1）浅曹氧化物抛光（化学机械抛光）2）氮化物去除 Figure 9.12 p-well 1 2 Planarization by chemical-mechanical polishing STI oxide after polish Liner oxide p+ Silicon substrate p- Epitaxial layer n-well Nitride strip 三、Poly Gate Structure Process 晶体管中栅结构的制作是流程当中最关键的一步，因为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成，而后者是整个集成电路工艺中物理尺度最小的结构。1）栅氧化层的生长2）多晶硅淀积3）第四层掩膜4）多晶硅栅刻蚀 Figure 9.13 p+ Silicon substrate Gate oxide 1 2 p- Epitaxial layer n-well p-well Polysilicon deposition Poly gate etch 4 3 Photoresist ARC 四、轻掺杂源漏注入工艺 随着栅的宽度不断减小，栅下的沟道长度也不断减小。这就增加源漏间电荷穿通的可能性，并引起不希望的沟道漏电流。LDD工艺就是为了减少这些沟道漏电流的发生。 A n- LDD Implant1）第五层研磨2） n-LDD注入（低能量，浅结） Figure 9.14 p+ Silicon substrate p- Epitaxial layer n-well p-well n- n- n- 1 Photoresist mask Arsenic n- LDD implant 2 B p- LDD Implant1）第六层掩膜2）P- 轻掺杂漏注入（低能量，浅结） Figure 9.15 p+ Silicon substrate p- Epitaxial layer n-well p-well Photoresist Mask 1 p- p- Photoresist mask 1 n- n- 2 BF p- LDD implant 2 p- n- 五、侧墙的形成 侧墙用来环绕多晶硅栅，防止更大剂量的源漏（S/D）注入过于接近沟道以致可能发生的源漏穿通。1）淀积二氧化硅2）二氧化硅反刻 Figure 9.16 +Ions p+ Silicon substrate p- Epitaxial layer n-well p-well p- p- 1 Spacer oxide Side wall spacer 2 Spacer etchback by anisotropic plasma etcher p- n- n- n- 六、源/漏注入工艺A n+ Source/Drain Implant1）第七层掩膜2）n+源/漏注入 Figure 9.17 p+ Silicon substrate p- Epitaxial layer n-well p-well n+ Arsenic n+ S/D implant 2 Photoresist