河南工业大学电气工程学院.PPTVIP

wulankejian@126.com 112233445566 河南工业大学 电气工程学院 第三章 大规模集成电路基础 3. 1半导体集成电路概述 集成电路（Intergrated Circuit，IC） 将电路中的有源元件、无源元件以及它们之间的互联引线等一起制作在半导体衬底上，形成一块独立的不可分的整体电路 芯片（Chip, Die） 没有封装的单个集成电路 硅片（Wafer） 包含成千上百个芯片的大圆硅片 集成电路的成品率： Y= 硅片上好的芯片数 硅片上总的芯片数 100% 成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要 集成电路发展的原动力：不断提高的性能/价格比 集成电路发展的特点：性能提高、价格降低 集成度 功耗延迟积：延迟时间与功耗相乘 特征尺寸：集成电路中半导体器件的最小尺度 成品率：受制作工艺、电路设计、芯片面积、硅片材料、 指标等要求影响。 主要途径：缩小器件的特征尺寸 增大硅片面积 集成电路的性能指标： 集成电路的制造过程： 设计 工艺加工 测试 封装 定义电路的输入输出（电路指标、性能） 原理电路设计 电路模拟(SPICE) 布局(Layout) 考虑寄生因素后的再模拟 原型电路制备 测试、评测 产品 工艺问题 定义问题 不符合 不符合 集成电路产业的发展趋势： 独立的设计公司（Design House） 独立的制造厂家（标准的Foundary） 集成电路类型：数字集成电路、模拟集成电路 数字集成电路基本单元：开关管、反相器、组合逻辑门 模拟集成电路基本单元：放大器、电流源、电流镜、转换器等 以场效应管为主要元件构成的集成电路称为MOS集成电路。MOS集成电路又分为数字电路和模拟电路。由于MOS集成电路尤其是CMOS集成电路具有功耗低、速度快、噪声容限大、可适应较宽的环境温度和电源电压、易集成、可按比例缩小等一系列优点，MOS集成电路发展极为迅速，CMOS集成电路更成为整个半导体集成电路的主流技术。 目前CMOS技术的市场占有率超过95%，而且据预测微电子技术发展到21世纪前半叶，主流技术仍将为CMOS技术。 3. 2 MOS集成电路基础 双极型 晶体管 内容回顾-2.3 p n p B端 E端 C端 E C B n p n B端 E端 C端 E C B B C E p n p B C E n p n 单极型 晶体管（MOSFET) 内容回顾-2.4 源极(S) 漏极(D) 栅极(G) VD ID 非饱和区 饱和区 VG n+ n+ P型硅基板 栅极（金属） 绝缘层（SiO2） 半 导 体 基 板 漏极 源极 MOS晶体管的动作 MOS晶体管实质上是一种使 电流时而流过，时而切断的开关 n+ n+ P型硅基板 栅极（金属） 绝缘层（SiO2） 半 导 体 基 板 漏极 源极 MOS晶体管的基本结构 源极(S) 漏极(D) 栅极(G) 漏极 栅极 源极 漏极 源极 源极(S) 漏极(D) 栅极(G) VG=0 VS=0 VD=0 栅极电压为零时，存储在 源漏极中的电子互相隔离 + + + + + + + + 源极(S) 漏极(D) 栅极(G) VG=3.3V VS=0 VD=0 栅极电压为3.3V时，表面的 电位下降，形成了连接源漏 的通路。 3.3V + + + + + + + + 3.3V 3.3V 电流 源极(S) 漏极(D) 栅极(G) VG=3.3V VS=0 VD=3.3V 更进一步，在漏极加上3.3V的 电压，漏极的电位下降，从源 极有电子流向漏极，形成电流。 （电流是由漏极流向源极） 5V 源极(S) 漏极(D) 栅极(G) VG=0V VS=0V VD=3.3V 漏极保持3.3V的电压，而将栅极电压恢复到0V，这时表面的电位提高，源漏间的通路被切断。 CMOS开关 W IN OUT W 3.2.1 MOS数字集成电路 VDD IN OUT CMOS反相器 VDD Y A1 A2 与非门：Y=A1A2 3.3 影响集成电路性能的因素和发展趋势 有源器件 无源器件 隔离区 互连线 钝化保护层 寄生效应：电容、有源器件、电阻、电感 3.4 影响集成电路性能的因素和发展趋势 器件的门延迟： 迁移率 沟道长度 电路的互连延迟： 线电阻（线尺寸、电阻率） 线电容（介电常数、面积） 途径： 提高迁移率，如GeSi材料 减小沟道长度 互连的类别： 芯片内互连、芯片间互连 长线互连(Global)