CMOS模拟集成电路基本单元一.pptVIP

* Analog and Mix-Signal Integrated Circuit Design--CMOS模拟集成电路基本单元（一） 微电子学院 刘帘曦 西安电子科技大学 * CMOS模拟集成电路基本单元（一） 一、模拟开关 二、有源电阻 三、电流源和电流沉 四、电流镜 西安电子科技大学 * 一、模拟开关 西安电子科技大学 模拟开关在模拟集成电路设计中具有非常重要的作用 ； 分为NMOS模拟开关和CMOS模拟开关 ； 对于NMOS模拟开关，当控制信号C的电压为电源电压时，要求Vout≈Vin，即要求NMOS晶体管工作在深度线性区。 * NMOS模拟开关非理想模型 西安电子科技大学 VOS表示模拟开关的失调电压，表示开关导通且电流为零时，端点A和B之间存在的电压。 IOFF表示开关关断时流过的漏电流。 CA、CB、CAB和CBC分别表示开关端点对地的寄生电容，对模拟信号采样保持电路性能有较大的影响。 NMOS模拟开关的非理想模型可以等效为一个三端网络，端口A和B为开关的输入输出端，C为电压控制端。 理想情况下，RON为零，而ROFF为无穷大。为了降低总谐波失真，RON与控制电压的关系应为线性关系 。 * NMOS模拟开关的导通电压-电流特性（1） 西安电子科技大学 当NMOS模拟开关处于导通状态时, 0VDSVGS-VT 导通电阻为: 当NMOS开关处于关断状态时，即VGSVT， iDS=IOFF=0；则ROFF≈∞。 * NMOS模拟开关的导通电压-电流特性（2） 西安电子科技大学 W＝L＝3μm VGS一定时，沟道电流随着VDS增加而线性增加；当VDS一定时，沟道电流随着VGS增加而增加。 * NMOS模拟开关的导通电压-电流特性（3） 西安电子科技大学 多种宽长比NMOS模拟开关导通电阻与VGS之间的关系，当VGS一定时，导通电阻随着W/L的增加而减小；当W/L一定时，导通电阻随着VGS增加而减小。 * NMOS模拟开关的非理想效应及解决方法 西安电子科技大学 阈值电压损失效应：动态范围变小; 时钟馈通效应主要是NMOS寄生电容所造成的，当控制信号发生较高频率的变化时，寄生电容CGS和CGD使NMOS的栅极分别和源/漏极耦合，产生输出失调 ； CMOS模拟开关是比较理想的技术，能有效提高开关动态范围，减小时钟馈通效应 ； * 二、有源电阻 西安电子科技大学 CMOS模拟集成电路中会采用大量的电阻，一般采用阱、扩散和多晶（Poly）实现精确的电阻值。 在负载等应用中，其电阻值不需要很精确，只要求保证其值的量级，所以可以采用MOS器件实现电阻，并能保证非常小的版图面积。 * 有源电阻分压电路及并联电阻 西安电子科技大学 * 三、电流源和电流沉 西安电子科技大学 电流沉与电流源电路是两端元件，其电流值受栅电压控制，和加在MOS源漏两端的电压无关。 一般来说，电流沉的负端电压接VSS，而电流源的正端电压接Vdd。 * 电流沉 西安电子科技大学 rout=1/gds rout=1/gds rout=1/gds MOS工作在饱和区。电流沉的源漏电压应大于VMIN才能正常工作。 * 电流源 电流源的源漏电压应小于VMIN才能正常工作 西安电子科技大学 需要改进之一：增加小信号输出电阻，使输出电流更加稳定； 需要改进之二：减小VMIN的值，使得电流沉或电流源能在较宽的输出电压范围V内工作。 目前增加输出电阻的最有效方法之一是采用Cascode结构。 * 电流源输出电阻提高技术 西安电子科技大学 * 电流源输出电阻提高技术——Cascode技术 西安电子科技大学 * 四、电流镜（电流放大器） 西安电子科技大学 基本原理：如果两个相同的NMOS（PMOS）的栅源电压相同，则沟道电流也相同。 （忽略沟道长度调制效应） * NMOS基本电流镜电路及特性 西安电子科技大学 （1）输出输入电流比值是MOS晶体管尺寸的比例关系，完全由集成电路设计人员控制； （2）当NMOS处于饱和态工作时，输出电流是随着VDS2的增加而近似线性增加的，而不是完全等于输入电流 * MOS电流镜的非理想效应 西安电子科技大学 MOS晶体管几何尺寸不匹配。 集成电路光刻工艺、腐蚀及横向扩散所引入的误差会是晶体管的几何尺寸不匹配，直接影响电流镜的比例电流关系。 MOS晶体管阈值电压不匹配。 在集成电路工艺中，MOS晶体管的栅氧化层存在线性梯度误差和随机误差，使得相同尺寸的MOS晶体管阈值电压存在不匹配，影响电流镜的比例电流关系。 沟道长度调制效应。 特别是亚微米及