原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA课程研发设计基于FPGA器件研发设计与实现UART
目录
摘 要 II
Abstract III
引言 1
1项目构成的基本原理 2
1.1 、UART简介 2
1.2、UART的基本特点 2
2项目实现的基本原则 4
2.1、FPGA UART系统组成如图2所示： 4
2.2、波特率发生器 4
2.3、UART接收器 4
2.4、UART发送器 6
2.5芯片的选择 7
3程序设计 8
3.1顶层程序 8
3.2 UART发送器程序 10
3.3 UART接收器程序 12
3.4整体电路图 14
4仿真 15
4.1顶层仿真 15
4.2波特率发生器仿真 15
4.3UART发送器仿真 16
4.4 UART接收器仿真 16
5总结 17
6参考文献 18
摘 要
基于FPGA设计和实现UART，可以用片上很少的逻辑单元实现UART的基本功能。与传统设计相比，能有效减少系统的PCB面积，降低系统的功耗，提高设计的稳定性和可靠性，并可方便地进行系统升级和移植。
采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART，并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTap对数据传输进行了检测,验证了设计的正确性。 本设计具有较大的灵活性，通过调整波特率发生器的分频参数，就可以使其工作在不同的频率。采用16倍波特率的采样时钟，可以实时有效探测数据的起始位，并可对数据位进行“对准”中央采样，保证了所采样数据的正确性。该模块可以作为一个完整的IP核移植进各种FPGA中，在实际应用时可嵌入到其他系统中，很容易实现和远端上位机的异步通信。
关键字: FPGA；UART；有限状态机；SignalTap
Abstract
Design and implementation based on FPGA UART, can be used on a few logical unit realizes the basic function of UART. Compared with the traditional design, can effectively reduce the PCB area system, reduce the power consumption of the system, and improve the design of the stability and reliability, and easy system upgrades and migration.
The functions of UART are described formally by using the finite state machinemodel, by the way, UART is realized on the basis of VHDL . Moreover, the data transmission is detected with SignalTap which is an embedded logic analyzer in QuartusⅡ. The result proves the validity of the design.
This design has great flexibility, by adjusting the frequency division baud rate generator parameters, you can make it work on a different frequency. Using 16 times the baud rate of the sampling clock, can effectively detect real-time data of the start bit, and to on the central sampling of data bits, ensures the correctness of the sampled data. The module can be used as a complete IP nuclear transplantation into various kinds of FPGA, in the actual application can be embedded into other systems, is easy to implement and the remote PC asynchronous communication.
Key word: FPGA；UART；finite state machine；SignalTap
引言
随着电子设备功能的不断增强,复杂度也在不断
文档评论（0）