- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8段式数码管-fpga接口设计
if((Data[15:14] == 2b00) || (Data[15:14] == 2b11))
Data = {Data[14:0],1b0};
else
Data = (Data[15]) ? 16b1000_0000_0000_0000 : 16b0111_ 1111_ 1111_ 1111;
//右移一位
Data = {Data[15],Data[15:1]};
11.3 数码管接口电路的 Verilog HDL 实现
11.3.1 数码管简介
数码管是电路中常见的显示元件,按段数分为七段数码管和八段数码管,八段数码管比
七段数码管多一个发光二极管单元 (多一个小数点显示); 按照显示“8” 的个数,可分为 1
位、2 位、4 位等数码管,如图 11-21 所示的为一个 8 段 4 位数码管;按发光二极管单元连
接方式分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一
起形成公共阳极的数码管。共阳数码管在应用时应将公共极接到+5V 或+3.3V , 当某一字段
发光二极管的阴极为低电平时,相应字段就点亮。当某一字段的阴极为高电平时,相应字段
就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM ) 的数码
管。共阴数码管在应用时应将公共极 COM 接到地线 GND 上,当某一字段发光二极管的阳
极为高电平时,相应字段就点亮。当某一字段的阳极为低电平时,相应字段就不亮。
图 11-2 1 8 段 4 位数码管
2 .数码管连接方式
任何一个 7 段码管都有 128 种显示模式,而其中的数字 0-9 是最为有用也是最常见的。
通过控制共阳极(共阴极)数码管的阴极(阳极),可以显示数字 0-9,图 11-22 给出共阳极
和共阴极数码管各自的连接关系。对于多位数码管而言,实际中为了简化电路,常常需要将
所有共阴极数码管的阳极接到一起,所有共阳极数码管的阴极接到一起,用多个独立的位选
和 7 个(或 8 个)公共段选控制所有的数码管。
357
图 11-22 共阴极、共阳极数码管的连接关系示意图
由于所有数码管共用段选,为了独立显示每位数码管,只能用段选来区分不同的数码管。
具体来说就是每次只将某一位数码管的位选置为有效,其它数码管的位选都无效。此时的段
选决定了该位数码的显示。然后在下一个时刻,置下一位数码管的位选有效,其它数码管的
位选都无效。依次类推,循环往复。如果总共有 4 位数码管,则用于显示的控制时序如图
11-23 所示。
图 11-23 四位数码管控制时序
位选 1 为低时(其它位选都为高), 第一位数码管被选中,此时的共用段选用于第一位
数码管的显示;位选 2 为低时(其它位选都为高),第二位数码管被选中,此时的共用段选
用于第二位数码管的显示,三、四位数码管的显示依次类推。在一个刷新周期 T 内,每位
数码管都有 1/4T 周期的时间被刷新。为了保证所有 4 位数码管的显示不闪烁,一般刷新频
率要大于 45Hz 。在一个周期中,虽然每位数码管会有3/4T 的时间不被点亮,但位选刷新的
速度较快,同时由于数码管自身的余辉特性,每位数码管在变暗之前就又会被重新刷新,因
此人眼无法感觉到数码管变暗。如果刷新的频率小于一定值 (如45Hz ),则人眼就会感觉到
数码管的闪烁。一般刷新频率在 60Hz 到 1KHz 之间时,多位数码管显示得比较理想。
11.3.2 数码管显示电路的Verilog HDL 实现
例 11-13 :假设位选信号为低有效,当位选有效时,段选为 0 时对应的二极管段被点亮。
则用 FPGA 控制 4 位 8 段数码管分别显示数字 1、2 、3、4 的程序如下:
module LED_Display(clk,seg,dp,an);
input clk; //输入时钟
您可能关注的文档
最近下载
- 汽修公司汽车修理汽车保养突发环境应急预案.docx VIP
- 某水库除险加固工程施工组织设计.doc VIP
- 全国预防接种技能竞赛理论训练题库及答案(中华人民共和国疫苗管理法212题).docx VIP
- 2025年(完整)人教精通版小学英语3-6年级单词词汇表 .pdf VIP
- 天翼云认证解决方案架构师考试题及答案(新版).doc VIP
- 港迪HF659系列变频器使用说明书V100(G20200812).pdf VIP
- 水库除险加固工程施工组织设计120页.doc VIP
- 《农业政策热点培训》课件.ppt VIP
- 申凌门机NSFC01-01A控制器操作手册.pdf
- 从大食物观角度出发的中国饲料粮供给安全问题探讨.docx VIP
文档评论(0)