EDA7128 实验板使用说明.docVIP

EDA7128 本套件提供学与练相结合的基本条件，在最短的时间内使学习者入门，进入在系统编程技术领域。掌握在系统编程技术是新一代电子设计工程师、技术开发及研究人员的必备技能。 如果你是一名电子类及相关专业的学生，掌握可编程逻辑系统VHDL 设计技术，你的身价倍增，成为用人单位的抢手人才。 如果你是一名硬件设计工程师，掌握可编程逻辑系统VHDL设计技术，你会远离传统的硬件设计方法，告别画繁杂的电原理图、选众多元器件之苦，从繁杂的设计调试中解放出来，使你设计的产品以最快速度上市。用VHDL 来提高你的工作效力。 如果你是一名软件设计师，掌握可编程逻辑系统VHDL设计技术，你可以利用VHDL 语言来描述数字系统的硬件构成及其行为，硬件设计不再是硬件工程师的专利。 套件在功能上不求面面俱到，不追求其他非PLD 功能，目的是快速入门可编程逻辑系统VHDL 设计技术、在系统编程技术，接受硬件设计新方法，成为单片系统设计专家。如今，VHDL 已成为一个数字电路和系统的描述、建模、综合的工业标准。已成为可支持不同层次的ASIC、系统级设计者的标准语言。产业在呼唤系统级复合型高级设计人才。你可以由此入门，不要再等待，EDA 技术离你并不遥远，路就在脚下。 套件试验板采用单芯片结构，充分挖掘单片CPLD 芯片资源，性能价格比高，适合个人购买。? ? 套件清单： 送光盘EDA工具设计软件（包括编辑、编译、综合、装配、布局及布线软件和一个交互式波形模拟器）及设计详解。 　采用VHDL设计综合的过程分为以下六个步骤：　　1、设计要求的定义；　　2、用VHDL 进行设计描述（系统描述与代码设计）；　　3、源代码模拟；　　4、设计综合，设计优化和设计的布局布线；　　5、布局布线后的设计模块模拟；　　6、器件编程。 上述六个步骤中，1、2 需要人工参与，3--6 各步由计算机自动完成，整个设计过程在计算机上完成。充分利用套件资源，可以自动完成各种各样的具有一定规模的数字系统。 ? 套件试验板资源： 板上配有一片实验用CPLD 可编程器件，并设有下载接口，9V 电源输入插口，7 段LED显示器四个，输出发光二极管16 个，输入（开关）位数8 位，按钮8+1 个（可用于单步信号产生、复位键、置位键等），输出蜂鸣器一个。 CPLD 选用ALTERA公司EPM7128-15芯片，片上资源：密度4600门，封装PLCC84，速度75MHz，I/O 口56+4+4=64 个。 ? 开发试验板结构： * A1、A2、A3、A4——四位LED 共阴数码显示器。* D1、D2、D3、----、DE、DF、DG——16 个共阳LED 指示灯。* 电源输入——电源输入插座+9V。* DB25——下载插座，接PC 并行口。* OSC——时钟晶体插座。时钟输出Q14—Q4-------为OSC 晶振Fosc 的14—4 级分频输出与GCLK 输入连接,为用户提供丰富的时钟。* S0----产生电平脉冲，并与单脉冲CP 输入相连，脉冲特性由‘脉 冲选择‘跳线决定（上升或下降）。* 拨动开关-----对应K1—K8，在上方为H 电平，在下方对应L 电平,可作为8 位的地址总线,供用户使用。* S1—S8——脉冲电平按钮，平时为L电平，按下后为H电平（S1-S8上方LED 指示灯以标识按键电平，高电平时点亮，低电平熄灭）。可作为8 位的数据总线,供用户使用。* JTAG 接口---为在线编程口，当跳线器插上时，JTAG 口对应CPLD管脚；当跳线器断开时，用户可通过JTAG口对其它CPLD或FPGA芯片编程。* JP I/O 跳线插座　跳线器上方端头对应于板间资源（如：LED、S1——S8 器件等）　跳线器下方端头对应于CPLD 管脚　当跳线器插入时则表示CPLD管脚与相应资源连接，相反则断开。* JP I/O 双排插座　使用于用户开发时与叠合式扩展板实现无导线连接。　叠合式扩展板---板上数字表示其与CPLD 相应管脚相连，空焊盘用于扩展器件。 套件预装实验： 　四位可预置75MHz —BCD 码（加/减）计数显示器　实验步骤：　　1、 设计要求的定义　　设计组成：四位BCD码（加/减）计数器、BCD 码四选一开关（MUX），动态扫描脉冲产生器， LED四——七译码器，置位电路，单脉冲发生电路(S0)，　　LED指示灯显示。　功能要求：计数时钟输入要求连续脉冲输入及单脉冲输入；复位功能S1、预置高位BCD码置位功能（由8 位输入开关设定）；加/ 减法计数控制(K8)；连续脉冲/单脉冲选择（　K7），动态扫描显示，计数溢出报警(BP)，发光二极管　高低4 位BCD 码显示等。　简易逻辑框图：　　2、 用VHDL进行设计描述（系统描述与代码设计）VHDL代码清单：（设计说