EDA课件2.2原理图输入设计法.pptVIP

2.2 EDA原理图输入设计方法 1.原理图输入 2.编译与建立元件符号 3.功能仿真 4.选择目标芯片并绑定引脚 5.下载目标芯片 6.硬件验证设计结果 设计举例 [例1]用原理图输入设计法设计8位二进制加法器。 1. 设计1位全加器 （1）1位全加器原理图输入设计； [例2]秒表电路的设计 编译、综合和适配秒表顶层设计文件，下载进入目标器件EPF10K10中。选EDA GW48实验电路的模式NO.7。用6个数码管显示计时结果；“数码8”和“数码7”显示分的计时结果。“键8”与秒表电路ENA连接，作为计时开始和结束控制；“键7”与CLR信号连接，作为秒表的清除键。输入的3MHz频率从“Clock9”引入，用电路跳线选“3MHz”。 [例3]8位频率计电路的设计 编译、综合和适配8位频率计顶层设计文件，下载进入目标器件EPF10K10中。选GW48实验电路的模式NO.3。用8个数码管显示测频结果； [例4]抢答器电路的设计 编译、综合和适配抢答器顶层设计文件，下载进入目标器件EPF10K10中。选GW48实验电路的模式NO.5。“键8”是主持人开关，“键7”至“键1”是抢答按键，用“数码8”显示抢答选手的编号。 ALTERA公司的FLEX EPF10K10LC84芯片引脚排列图 GW48面板结构 实验电路结构图NO.0 实验电路结构图NO.1 实验电路结构图NO.2 实验电路结构图NO.3 实验电路结构图NO.4 实验电路结构图NO.5 实验电路结构图NO.6 实验电路结构图NO.7 实验电路结构图NO.8 实验电路结构图NO.9 * * （2） 建立1位全加器的元件符号； （3） 1位全加器的功能仿真。 2. 设计4位加法器 （1）4位加法器原理图输入设计； （2） 建立4位加法器的元件符号； （3） 4位加法器的功能仿真。 3. 设计8位加法器 （1）8位加法器原理图输入设计； （2） 建立8位加法器的元件符号； （3） 8位加法器的功能仿真； （4）选择目标芯片并绑定引脚； 选择EDA实验/开发设备GW48的实验结构图NO.1，用“键8”作为进位输入“CIN”（PIO49/81）；用“D8”作为进位输出“COUT”（PIO39/65）；用“键2”“键1”作为加数A的输入“A[7..0]”（PIO7～ PIO0）；用“键4”“键3”作为加数B的输入“B[7..0]”（PIO15～ PIO8）；用“显示8” ～“显示5”作为和数S的输出“S[7..0]”。 （5）下载目标芯片 （6）硬件验证设计结果 I/O20 30 I/O20 27 I/O20 35 I/O20 42 I/O20 49 PIO20 I/O19 29 I/O19 26 I/O19 30 I/O19 41 I/O19 48 PIO19 I/O18 28 I/O18 25 I/O18 29 I/O18 40 I/O18 47 PIO18 I/O17 27 I/O17 24 I/O17 28 I/O17 39 I/O17 46 PIO17 I/O16 25 I/O16 23 I/O16 27 I/O16 38 I/O16 45 PIO16 I/O15 24 I/O15 20 I/O15 25 I/O15 37 I/O15 41 PIO15 I/O14 22 I/O14 19 I/O14 24 I/O14 36 I/O14 40 PIO14 I/O13 21 I/O13 18 I/O13 23 I/O13 35 I/O13 39 PIO13 I/O12 20 I/O12 17 I/O12 22 I/O12 34 I/O12 38 PIO12 I/O11 18 I/O11 16 I/O11 21 I/O11 32 I/O11 37 PIO11 I/O10 17 I/O10 15 I/O10 19 I/O10 31 I/O10 36 PIO10 I/O9 16 I/O9 14 I/O9 18 I/O9 30 I/O9 35 PIO9 I/O8 15 I/O8 13 I/O8 17 I/O8 29 I/O8 34 PIO8 I/O7 12 I/O7 10 I/O7 16 I/O7 28 I/O7 33 PIO7 I/O6 11 I/O6 9 I/O6 11 I/O6 27 I/O6 32 PIO6 I/O5 10 I/O5 8 I/O5 10 I/O5 26 I/O5 31 PIO5 I/O4 9 I/O4 7 I/O4 9 I/O4 25 I/O4 30 PIO4 I/O3 8 I/O3 6 I/O3 8 I/O3 24 I/O3 29 PIO3 I/O2 6 I/O2 5 I/O2 7 I/O2 23 I/O2 28 PIO2 I/O1 5