原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
EDA技术 项目1 编码器
一．任务1：普通8_3编码器 1．任务分析 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。 实现编码操作的电路称为编码器。编码器分为普通编码器和优先编码器。 普通编码器任何时刻只允许一个输入有效。特点为“或”逻辑关系。? 普通8_3编码器真值表：其中输入8个互斥的信号，输出3位二进制代码 2．任务实施 使用VHDL顺序语句，完成普通8_3编码器的文本编辑： 仿真测试 * * 项目1 编码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bianma_3 IS PORT ( i : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 ) ; y : OUT STD_LOGIC_VECTOR( 2 DOWNTO 0 ) ); END ENTITY bianma_3; ? ARCHITECTURE ONE OF bianma_3 IS BEGIN PROCESS (i) BEGIN CASE i IS WHEN= y =000; WHEN= y =001; WHEN= y =010; WHEN= y =011; WHEN= y =100; WHEN= y =101; WHEN= y =110; WHEN= y =111; WHEN OTHERS = y = ZZZ; END CASE; END PROCESS; END ARCHITECTURE ONE ; ? 二．任务2：8_3 优先编码器 1．任务分析 优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。其中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 以8_3 优先编码器为例： 设I7的优先级别最高，I6次之，依此类推，I0最低。 8_3 优先编码器真值表 2．任务实施 使用VHDL顺序语句，完成8_3 优先编码器的文本编辑: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bianma IS PORT ( i : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 ) ; y : OUT STD_LOGIC_VECTOR( 2 DOWNTO 0 ) ); END ENTITY bianma; ? ARCHITECTURE ONE OF bianma IS BEGIN
文档评论（0）