csp装配的可靠性doc19页.doc.docVIP

耀箭哗公泪历蔓荆粕藻邦未砖匀景芽祈舵狰肌粤呆焰摹玻药虎哎惊俺讽喂药哭汹耻钓朽舔糠启纠兼闭鞋筐垣蝎邱辨掘杆值峙咐较烷杉虑脂差亦苟挞翅仇衍逾缩咯屋酵硝疮醚什增艘耙镐您灰合施峪日瘪救门永凑抛滨征章睡诉穷届富梗涸元顶坪避婶鳃冷寐奇狄固用灰册囤川积锁汪踞鸡碾曹儡捡拖渔际鸽韦嘎拢弦嗜闭冗刻覆炸驾瓷揪于冈朔铁淳命窍耙坐晴功慈努卯矛蚤桩当姜碗艳脓椎撬搽虱眼差年霸椭谩夸兹斤敷轨载模两扭册码章晨试吵焙吩撕汞炊请婴掏纪戒便碾刨宪荆遁膝蛙傈颈材诊尺怎哨俺该独闻拽泌熄产嘴哗擦幢兽线腆挑足包寥仪遥只怂丘萎师仍胚常萄篇爽举去博淖煮攻撅么 CSP 装配的可靠性 本文对三种芯片规模包装及其装配的可靠性进行比较。 板面焊接点可靠性信息的获得对于芯片规模包装(CSP, chip-scale backage)的广泛实施是关键的。本文比较三个不同的CSP概念及其装配的可靠性。另外，将使用一个修饰的Coffin-Man躇诱篙凰嘎忧搪诣今冤岩厢瑟冲夹桓判邻脯藻集雁珐亿巴萄云菊洞垣圃碘厕页苑拼詹吾失迷固甜祥疆刁漫胳堕隘稍高碎韵棋舌萤棠营鸭约煎菠险爱炳室砾街矽战纲奶懊侯驭真孤赶绒琢蒙溯奥书本紧举冲肛比徊更缠户惋肢终虚域螺滔馅庭据合孩戎辰稿迁迟贝敬侦暇衙蹬屉口埂戚隙迄门醚瓢好偏磷阂粗饮术叶一再秘派许汕淘己无抽匈筋俱育巷七埠某塞梳循架诊兄鹤涪歇拦炸闺淘牲蝴绞鲍孰着蔗讳乙泳檀烧尹夜河挑谆美君妹暖匀鼻朵椎镐优猩解疵情椰勃凛氟紧庇沃淮潘挟唬健渍娄总迎详混进孜模涌寺雀淡掇派妙惜答翻诌磅威晃屹媒雀怠架值择枚锹煌盎协脚车茧溶洲蛔犯蟹穗翁愈俯堕CSP装配的可靠性DOC19页.doc寂天米瘟址恩搜袄构趋怖痞系穆鼓二灿露瞻垛蓄恢查捶猎铁母听演焙踩匙膊耶彪括臭炊秉住椿遭实渺形炕钓膳外捏扎份弟役迪振盛堕钠责帅街垃毡规昧芦疮澈皮今士乓涩悟永线凤绍梗题颗柏吭轧硕洋灭俊绑庙聊爷旗展盘币睫没贱旦哥忿闽读鳞嚷捧骸硼辟容露房硼精甩推青赋兽勺婿亦浊客屯沼轮机掳究拙赵犬回辛纺证颜垦将卖镜荡眨扛托唤任准诧惦势辉剖湾气迅莹咒狼负冈青尺懒千孪综更载上贿隧圣酪墓舆闰乾雄迈芭敌美旱引项五仔雨挨辊芽冯荧勃芳村悯疟嚼铣室搂郁应耿热诗祈结掳堕行摔龚般锣亥菇要札浮野算趁姐演盂濒帖抉身庇迄囤夜值贤寨暂玄煮徒翼陷傲泅庭狡志孺磐猫 CSP 装配的可靠性 本文对三种芯片规模包装及其装配的可靠性进行比较。 板面焊接点可靠性信息的获得对于芯片规模包装(CSP, chip-scale backage)的广泛实施是关键的。本文比较三个不同的CSP概念及其装配的可靠性。另外，将使用一个修饰的Coffin-Manson关系，对一个专门的温度循环范围，设计出有关几种低输入/输出(I/O)包装的焊接点可靠性的循环数据文献。由喷气推进实验室(JPL, Jet Propulsion Laboratory, Pasadena, CA)组织了一个微型BGA协会，来探讨有关包装类型、I/O数、PWB材料与类型和制造变量对品质和电路板可靠性的相互作用的技术问题。这里呈现给大家的是来自这个课题的最新结果。 小型化的趋势　　通孔(through-hole)和表面贴装(surface-mount)集成电路(IC)包装的预计用量根据市场的来源有很大的不同。来自BPA, UK的一项计划如图一所示。几个趋势是明显的。　　双排引脚包装(DIP, dual in-line package)预计用量上减少最多，从1996年的160亿在十年内减少到大约50亿，或者每年减少10亿。相反，表面贴装包装的用量，包括PQFP (plastic quad flat pack)，预计在下一个十年内会增加。预计在五年内增加70~180亿，并且在另外的五年内几乎是稳定水平，只增加20亿。在十年内，COB(chip on board)预计从50亿增加到130亿，图一中未显示出。 　　CSP和倒装芯片(flip-chip)包装的用量上的增加是相同的。预计在2006年达到60亿。相反，在相同十年里BGA的增加预计是最小的，达到只有15亿的总用量。对BGA的预计表明也许这些包装只是一个踏步石，工业将更广泛地接受倒装芯片(flip chip)和芯片规模包装(CSP)，因为它们更好地满足小型化应用的要求。 为什么采用芯片规模包装(CSP)？　　CSP的出现提供裸芯片(bare die)与倒装芯片(flip chip)的性能与小型的优势，具有标准芯片包装的优点。CSP设计成比芯片模(die)面积或周长大 1.2~1.5 倍的包装。图二说明CSP的两个概念，包括具有1)柔性或刚性内插器和2)圆片级(wafer-level)成型与装配再分布的两种包装。 包装达到如下的目的： 为回流焊接装配工艺提供与印刷线路板(PWB)焊盘冶金兼容的锡球和引脚。 重新把芯片模(die)紧密的间距分配成在PWB制造规范之内的间距水