电子技术基础课程设计---数字电子钟设计.doc

目录 设计目的……………………………2 二、设计任务及说明……………………2 三、设计任务及要求……………………2 四、课程设计方案………………………3 1、元器件的选择…………………3 2、课程设计实现思路……………4 3、计数器分块设计………………4 4、时钟校正电路…………………5 5、电子时钟设计电路……………5 五、心得体会……………………………5 附录………………………………………6 数字电子钟设计 一、设计目的 1、了解计时器主体电路的组成及工作原理； 2、掌握采用异步时序电路设计方法实现课题要求； 3、熟悉集成电路及有关电子元器件的使用。 二、设计任务及说明 数字钟电路是一块独立构成的时钟集成电路专用芯片。它集成了计数器、比较器、振荡器、译码器和驱动等电路，能直接驱动显示时、分、秒、日、月，具有定时、报警等多种功能，被广泛应用于自动化控制、智能化仪表等领域。 数字电子钟的电路组成方框图如图2-1所示。 图2-1 数字电子钟电路框 数字电子钟由石英晶体振荡器和分频器组成的秒脉冲发生器，校时电路，六十进制计数器及二十四进制计数器，以及秒、分、时的译码显示部分等组成。 三、设计任务及要求 1、根据数字电子钟的电路组成方框图和指定器件，完成数字电子钟主题电路设计及调试。 2、设计一台能直接显示“时”“分”“秒”“日”十进制数字的石英数字电路。秒、分为00—59六十进制计数器，以24小时为一天。周显示用七进制计数器，当计数器运行到23时59分59秒时，秒个位计数器再接收一个秒脉冲信号后，计数器自动显示为00时00分00秒。 3、走时精度要求每天误差小于1S，任何时候可对数字种进行校准。 4、在实验板上安装、调试出题目所要求的计数器。 5、画出逻辑电路图，并写出设计报告。 四、课程设计方案 1、元器件选择 1.74ls161(六个) 74ls161管脚图： 74LS161的功能表 输入 输出 CP Cr LD P T D C B A QD QC QB QA × 0 × × × ×××× 0 0 0 0 ↑ 1 0 × × d c b a d c b a ↑ 1 1 1 1 ×××× 计 数 × 1 1 0 1 ×××× 保 持 × 1 1 × 0 ×××× 保持（OC=0） 2.74ls00（两个） 7400管脚图： 3、试验箱自带的脉冲发射器。 4.导线若干。 2、课程设计实现思路 分块以秒、分、时为单位，逐块设计电路，注意各显示单位中个位向十位的进位是否正确。无误后连接各个显示模块，注意秒与分之间，分与时之间的进位，无误后再设计连接校时电路。 3、计数器分块设计 秒、分、时分别为 60 、 60 、 24进制计数器。秒、分均为六十进制 , 即显示 00—59 秒，它们的个位为十进制，十位为六进制。时为二十四进制计数器 ,显示为 00—23, 个位仍为十进制，但当十进位计到 2,而个位计到4时清零，就为二十四进制了。这种计数器的设计可采用异步反馈置零法， 先按二进制计数级联起来构成计数器，当计数状态达到所需的模值后，经门电路译码、反馈，产生“复位”脉冲将计数器清零，然后重新开始进行下一循环。 (a)“秒”/“分”模块的设计 秒和时计数都采用的是六十进制，秒和分计数器由个位计数器和十位计数器 JS 组成。十进制计数用反馈归零法设计，用 CD4510( 四位十进制计数器)来设计。六进制计数的反馈方法是当 CP 输入第六个脉冲时， 输出状态“Q3Q2QlQ0=0110”，用与门将Q2Ql 取出，送到计数器 CR 清零端，使计数器归零，从而实现六进制计数。 (b)“时”模块的设计 “时”的设计采用二十四进制，当个位计数状态为“Q3Q2QlQ0=0100”十位计数状态为“Q3Q2QlQ0=0010” 时 , 即 24 时，通过把个位 Q2，十位Q1相与后的信号送到个位、十位清零端CR,使计数器复零，从而实现24进制计数。 4、时钟校时电路 图所示的校时电路由 CMOS 电路和四只开关 (Kl—K4) 组成，分别实现对日、时、分、秒的校准。开关选择有“正常”和“校时”两挡。校“日”、 “时”、“分”的原理比较简单，当开关打在“校时”状态，秒脉冲时进入个位计数器，实现校对功能。校“秒”时，送入2Hz（0.5s）信号，可方便快速校对。图中与非门电路可采用 CD401l 实现。 校正电路 5、整个电子时钟的设计电路（见附页） 五、心得体会 在设计电路中,先仿真后连接实物图但有时候仿真和电路连接并不是完全一致的,如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因