电子技术简易时钟课程设计.doc

1 绪论 摘 要 数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 时钟采用24小时制计时法，它是由数字脉冲发生电路、计数电路、译码电路、校时电路以及显示器等组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易，制造成本低等优点。 关键词： 数码管；555振荡器；与非门；BCD七段译码器 目 录 摘要 I 1 绪论 1 1.1 课题意义及背景 1 1.2 课题设计内容及要求 1 2 系统论述 3 3 硬件电路设计 4 3.1 555振荡器电路设计 4 3.2 分频器电路设计 4 3.3 计数器路设计 5 3.4 显示电路设计 6 3.5 校时电路设计 7 4 系统调试及实验结果 9 4.1 系统综述 9 4.2 实验结果 9 总结 11 参考文献 12 附录: 13 致谢 15 1 绪论 1.1 意义及背景 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 1.2 课题研究内容及要求 本系统主要是基于555定时器电子时钟设计，并完成相应的实验。主要内容包括显示电路设计、振荡电路设计、分频器电路设计、计数器电路设计、校时电路设计、实验验证等。 具体内容如下： （1）振荡电路设计。振荡器是数字电子时钟的核心部分，本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号； （2）分频器电路设计。振荡器产生的频率很高，我们采用三片74LS90集成芯片来实现分频； （3）计数器电路设计。本实验的“秒”、“分”采用六十进制计数器，“时” 采用二十四进制计数器； （4）显示器电路设计。显示采用八个数码管分别对“秒”、“分”、“时” 进行显示； （5）校时电路设计。本实验设计了对“分”、“时”校正电路，使走时更加准确； （6）实验验证。制定详细的实验方案，完成时间显示，记录实验结果，并对实验结果进行详细分析，以验证所设计系统的正确性和有效性。 课题研究设计要求： （1）完成实验硬件电路设计； （2）能够准确显示时、分、秒； （3）能够对时、分校准； （4）系统调试完成无误； 2 系统概述 数字钟实际上是一个对标准频率（1HZ） 3 硬件电路设计 3.1 555振荡器电路设计 振荡器是数字电子时钟的核心部分，其作用是产生一个标准频率的脉冲信号，信号振荡频率的精度和稳定度决定了数字钟的质量。本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号如图3.1，信号从“3”脚输出，。调节Rp可以改变脉冲信号的频率。一般来说，振荡频率越高，产生信号的精确度越高，但是，同时振荡频率增大耗电量也会增加。试验中，微调Rp使信号的输出频率为1kHZ。（若要对精确度具有更高要求的时候，可以采用石英晶体振荡器产生脉冲信号） 图 3.1 555振荡器 3.2 分频器电路设计 由于振荡器产生的频率很高（f=1kHZ），要得到标准的秒脉冲信号，需要分频电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。因此，可以采用三片74LS90集成芯片（二—五—十分频器）来实现分频。计数脉冲从输入，若为输出时实现二分频；当与相连，作为输出端时，电路实现十分频。三片74LS90均采用十分频连接，从而得到需要的1HZ标准秒脉冲信号。电路如图3.2。 图 3.2 分频器 3.3 计数器电路设计 标准秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制计数，“时”为二十四进制计数。 （1）六十进制计数器 由分频器来的脉冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到60秒时产生一个向分钟的进位信号。因此，可以选用两片74LS161集成芯片组成60进制计数器。其中，“秒”个位为十进制，“秒”十位为六进制。电路如图3.3。 图 3.3六十进制计数器 由图可知CR（MR）接高电平，秒信号脉冲从CLK端输入进行十进制记数，满十输出进位信号，即中的=1010时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。秒十位计数器为六进制计数器，Q1、Q2的输出端通过与非门输出构成清零复位信号给CR（MR）端，当中的=0110时计数器清零，从而构成六进制计数器，同时输出向“分”计数器的进