数字时钟课程设计报告(论文版).doc

多功能数字时钟设计报告 题目：数字闹钟 系别：电子信息工程系 专业：电子信息工程 班级：3班 组员：黄斯文，李安源 摘要? 数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。 ? 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器 ,再通过数码管显示，构成简单数字时钟。……………………………………………3 设计的方案的选择与论证…………………………………3 总体电路分析…………………………………………3 仿真分析………………………………………………4 仿真说明………………………………………………4 电路设计计算与分析………………………………………4 计数计时电路………………………………………4 分钟计时电路………………………………………5 秒钟计时电路………………………………………7 校时选择电路………………………………………8 整点译码电路………………………………………9 定时比较电路………………………………………11 脉冲产生电路………………………………………12 总结及心得…………………………………………………13 附录…………………………………………………………15 元器件明细表……………………………………………15 附图………………………………………………………17 参考文献……………………………………………………17 设计任务和要求 实现24小时的时钟显示、校准、整点报时、闹铃等功能。 具体要求： （1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~59，秒0~59）。 （2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。 （3）整点报时：当时钟计时到整点时，能进行整点报时。 （4）闹铃功能：在24小时之内，可以设定定时时间，当数字时钟到定时时间时能进行报时提醒。 设计的方案的选择与论证 （1）总体电路分析 总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、闹钟电路等模块连接在一起，外接输入开关和输出显示数码管构成。总体结构图如下： （2）仿真分析 单击运行按钮，可观测仿真结果。电路能完成显示计时、校时、整点报时以及闹铃等功能。 计时功能。当开关S1、S2都处于左边触点时，数字时钟工作于计时状态。此时，电路中的秒计时电路、分计时电路以及小时计时电路分别对秒脉冲、分脉冲和小时脉冲进行计数。计数结果经数码管显示计时时间值。 校时功能。当开关S1、S2都处于右边触点时，数字时钟工作于校时状态。按瞬态按钮B键，可以选择对“小时”、“分钟”和“秒钟”进行校时。校时时通过开关S3（按C键）手动输入校时时间。 整点报时功能。整点译码电路通过识别整点时间，产生整点报时信号。当前时间为零点时，会产生整点报时，此时探针会亮，蜂鸣器会响。 闹钟报时功能。通过校时功能将“小时”、“分钟”和“秒钟”设定在某一时间点，然后重新校时，调整到设定点以前的某一时间，当时钟到达设定点时，信号灯会亮，并且蜂鸣器会响。 电路设计计算与分析 （1）计数计时电路总设计图如下图： 该电路时计时部分用两片74LS160构成二十四进制计数器，与非门74LS00D构成译码电路，该译码电路能识别代码“24”，输出信号使～CLR=0，计数器的计数值被置0.所以，整个计数器的技术状态图为00至01至02至…至23至24（暂态）至00至01至…，共有24个稳定状态。 该电路秒计时部分和分计时部分分别用两片74LS160构成六十进制计数器，与非门74LS00D构成译码电路，该译码电路能识别代码59。整个计数器的计数状态图为00至01至…至58至59至00…,共有60个稳定的状态。其封装引脚同小时计时电路，以下是时分秒计数电路的放大效果图： （2）校时选择电路。校时选择电路如下图： 该校时选择电路能进行手动校时 利用两个单刀双掷开关分别对时位和分位进行校正。 校时位时，要求时位以每秒计1的速度循环计数； 校分位时，要求分位以每秒计1的速度循环计数。 并且能进行快调和慢调 “快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数。 “慢校时”是用手动产生单脉冲作校时脉冲。 （3）整点译码电路。 整点译码电路的作用是识别整点时间信号，以实现整点报时的功能。整点时间信号的特征是零分