[信息与通信]ch3.ppt

第三章 组合逻辑电路 3.1 组合逻辑电路特点 3.2.1 组合逻辑电路的分析方法 §3.2.1 分析实例 常用的组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法器、比较器、算术逻辑单元等。 3.3　编码器 编码：是指对一系列二值代码中的每一组代码赋予一固定的含意。 编码器：实现编码的数字电路称作编码器。 本节主要介绍二进制编码器 、二—十进制编码器和优先编码器 编码器的概念与类型 3.3.2 优先编码器 优先编码器允许同时在几个输入端加入有效输入信号，但电路只对其中优先级别最高的输入信号进行编码，而不理睬级别低的信号。 例3-6 解：74148的输出编码为反码形式，而题目要求输出为原码形式。根据题目要求需要两片74148，设片⑴为低位片，片⑵为高位片。按着高位优先的原则应首先允许高位片⑵进行编码， ⒈ 二进制译码器 把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，叫做二进制译码器。 二进制译码器中如果输入代码有n位，就有2n个输出信号，每个输出信号都对应了输入代码的一种状态。这种译码器有时又称做变量译码器，因为它可以译出输入变量的全部状态。 例3-8 试用74138译码器实现4线-16线译码器。 解：74138只有三个代码输入端(或称地址输入端)。 4线-16线译码器应有四个地址输入端，设为A3A2A1A0。A2A1A0与单片74138的A2A1A0相接，选控制端作为A3输入端。在A3=0和A3=1时应使低位片和高位片分别处于使能状态。 试用74138译码器实现4线-16线译码器。 实现逻辑函数举例 例 ⒊4.3 半导体数码管和七段字型译码器 数码管即数码显示器。 常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。 由于各种工作方式的显示器件对译码器的要求各不相同，故需根据不同的显示器件介绍其显示译码器。 首先介绍七段发光二极管的简单显示原理。 半导体数码管 3.5 数据分配器和数据选择器 ⒈数据分配器 ⒉数据选择器 ⒈数据分配器 数据分配器又称多路解调器,简称DEMUX。 其功能是将一路数据根据需要送到被指定的一路输出通道上去。 数据分配器是一个多输出的逻辑电路。 反码输出 ⒉数据选择器 数据选择器又叫多路开关，简称MUX (Multiplexer)。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 用数据选择器实现组合逻辑函数 3.6 数值比较电路 数值比较电路是用来比较两个二进制数的大小或是否相等的电路。 比较原理 一位比较器 四位比较器 比较原理 比较两个二进制数的大小要从最高位开始比较直至最低位。 如对于A=A3A2A1A0和B=B3B2B1B0，若A3B3，以下各位不必比较，就可判断AB，反之，若A3B3，则AB； 若A3=B3，则比较A2和B2的关系，……直至最低位，从而可以确定A和B的关系； 只有A和B各位都相等才有A=B。 一位比较器 两个一位二进制数Ai和Bi的比较有三种结果：AiBi，AiBi，Ai=Bi。 四位比较器 中规模四位数值比较器CC14585(74LS85)的逻辑图和逻辑符号如图3-34所示。 3.7 算数运算电路 ⒈二进制加法电路 ⒉二进制减法电路 ⒊算术逻辑单元(ALU) ⒈二进制加法电路 ⑴半加和全加的概念 ⑵半加器（Half Adder） ⑶全加器（Full Adder） ⑷加法器 ①串行加法器 ②并行加法器 串行进位并行加法器 超前进位并行加法器 ⑸BCD码加法器 ⑴半加和全加的概念 两个n位二进制数相加，是从最低有效位开始相加，得到“和数”并传送进位最后得到结果。 最低位只有加数和被加数相加，称为半加； 其余各位是加数、被加数和相邻低位的进位相加称为全加。 ⑵半加器（Half Adder） 半加器：完成只有加数和被加数相加的电路，称为半加器，如最低位的加法。 ⑶全加器（Full Adder） 全加器：能够完成除了加数、被加数相加之外，还要加上相邻低位的进位的电路，称为全加器。 ⑷加法器 加法器：实现多位二进制数加法运算的电路。 串行加法器：串行加法器采用串行运算方式，从二进制数的最低位开始，逐位相加至最高位，最后得出和数。 并行加法器：并行加法器采用并行运算方式，将各位数同时相加，因而提高了运算速度。 串行进位并行加法器的逻辑图。 超前进位并行加法器 超前进位并行加法器采用超前进位（并行进位）的方法，能够先判断出各位的进位是0还是1，因此四个全加器可同时相加，从而提高了运算速度。 一篇1979年的老文章，其中所讲的加法器的原理，就是先行进位。《A Regular Layout for Parallel Adders》/viewdoc/dow