數位系統設計_教案.ppt

同步序向邏輯系統 同步序向邏輯 正反器之功能 同步序向系統分析 正反器激勵表 同步序向系統設計 暫存器 移位暫存器 計數器 漣波計數器 同步計數器 計時序列 記憶體的解碼 序向邏輯系統 序向(Sequential)系統：包含一個組合電路，與計憶元件（或延遲元件），形成回授系統。 記憶元件所儲存的二進位資料定義此序向系統的狀態(state)。 記憶元件的次狀態(Next state)與外輸入，及現狀態有關； 因此，序向系統可由輸入、輸出、與內部狀態的時序來敘述。 資料栓鎖之特性 RST正反器 RST時脈控制觸發正反器 DT時脈控制觸發正反器 T 型正反器之特性 DT時脈控制觸發正反器 JK 正反器 正反器觸發 時控正反器係由脈波做觸發。 為了確保回授操作正確，正反器輸入至輸出信號之間的延遲須超過脈波寬度。 使得正反器只對脈波的轉變有感應，與其寬度無關：邊緣觸發式、主僕式。 主要僕SR正反器時序模擬圖 主僕 JK 正反器 JK 正反器特性、時序圖 D正邊緣觸發正反器 邊緣觸發正反器的輸出轉變發生於計時脈波的特別準位。 當脈波輸入準位超過了臨界值時，其輸入便被鎖住，正反器不再對其他輸入反應。 邊緣觸發式正反器只在計時脈波轉變﹝轉態﹞期間變化。 各種正反器 各種正反器 JK 正反器時序圖 正反器其他符號 各種正反器特性總整理 同步序向邏輯分析 確認輸入及輸出變數、與回授路徑。 寫出正反器的激式(excitation)條件。 由激式導出激表。 導出狀態遷移表，或狀態圖。 以時序圖解釋功能。 同步序向分析例題 第2步：正反器激式 使用ABx 編碼，寫出激式之典式： 及輸出式之典式： 同步序向分析例題 第4 步：狀態表 第5步： 狀態圖 (State Diagram) JK及其他正反器的分析 使用JK, SR, T正反器之分析時： 寫出正反器的輸入函數（激式） 轉換成為典式， 填入二進值（激表） 。 引出正反器之特性表 導出次狀態表。 JK正反器的同步序向分析例題 考慮二個JK正反器(A,B)同步序向電路，一個輸入 x，正反器狀態即為輸出。 第一步：確認變數 輸入： x 輸出： A, B 正反器： JK 狀態： A, B 時脈：cp 第二步：正反器輸入激式 第三步：激表、狀態表 第四步：狀態圖 摩爾機件(Moore Machine)：正反器之組合狀態即為輸出 Qn Qn+1 J K 0 0 0 1 1 0 1 1 0 1 Qn 時脈 J K Q nth Qn Qn+1 輸入變數：x 輸出變數：y 正反器： DFF, 狀態變數：A, B 第一步：確認變數 第二步：正反器激式 1_1 _11 0_1 _10 1_0 第三步：正反器激表 0 1 0 1 0 1 1 1 7 1 0 0 0 0 0 1 1 6 0 1 0 1 0 1 1 0 5 1 0 0 0 0 0 1 0 4 0 1 1 1 1 1 0 1 3 1 0 0 0 0 0 0 1 2 0 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 y A B DA DB x A B 輸出 NS 激式 輸入 PS # 由激表可以導出狀態表﹝遷移表﹞ 狀態表 或者這種形式： 共有4個狀態 輸入0，輸出為1，次狀態至：00 分子：輸入，分母：輸出 回授路徑 變數確認後，去除回授之路徑，便於檢視。 ABx - 1 - - 1 0 - - 0 1 0 -, 0 1 - 輸入激式 激表典式 -代表0或1 PS NS PS NS * * * 序向系統方塊圖 同步序向，又稱時控(clocked)序向 資料栓 (Latch)、基本正反器 t1 Q(t+1) Q(t) 輸入 輸出Q t NOR 栓 R S Q(t+1) Q(t+1) S R Q(t+1) 0 0 Q(t) 0 1 0 0 1 1 1 X Q(t)為原狀態，Q(t+1)輸入事件發生後的次狀態 事件觸發(event-driven)式正反器 S R Q t1 t2 t3 t4 S R Q t1 t2 t3 t4 RST 正反器 R S C時脈 Q Q’ RST 正反器 R S C時脈 Q Q’ Cp 時脈 R S Q Q(t) Q(t+1) 時控觸發 初始狀態 D正反器 (Data Latch) D C Q Q’ 時控觸發 C 時脈 S Q Q(t) Q(t+1) 初始狀態 DT 正反器 D C時脈 Q Q’ T 正反器 T C時脈 Q Q’ 時控觸發 C 時脈 T Q Q(t) Q(t+1) 初始