[工学]2005-2006数字电路与逻辑设计II试题B卷.doc

华南农业大学期末考试试卷（A卷） 2005学年第二学期 考试科目： 数字电路与逻辑设计Ⅱ_ 考试类型：（闭卷） 考试时间： 120__ 学号 姓名 年级专业____________ 题号 一 二 三 四 五 总分 得分 评阅人 选择题（下列每题有且仅有一个正确答案，每题2分，共20分） N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 一个触发器可记录一位二进制代码，它有 个稳态。 A.0 B.1 C.2 D.3 E.4 存储8位二进制信息要 个触发器。 A.2 B.3 C.4 D.8 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 五个D触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。 A.2 B.3 C.4 D.8 8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需 片。 A.3 B.4 C.5 D.10 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。 A.2 B.3 C.4 D.10 随机存取存储器具有 功能。 A.读/写 B.无读/写 C.只读 D.只写 只读存储器ROM在运行时具有 功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容 。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容 。 A.全部改变 B.全部为1 C.不确定 D.保持不变 一个容量为512×1的静态RAM具有 。 A.地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 PROM的与陈列（地址译码器）是 。 A.可编程阵列 B.不可编程阵列 C.可编程阵列 D.不可编程阵列 PROM和PAL的结构是 。 A.PROM的与阵列固定，不可编程 B. PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D. PAL的与阵列可编程 PLD器件的基本结构组成有 。 A. 与阵列 B.或阵列 C.输入缓冲电路 D.输出电路 只可进行一次编程的可编程器件有 。 A.PAL B.GAL C.PROM D.PLD 可重复进行编程的可编程器件有 。 A.PAL B.GAL C.PROM D.ISP-PLD 全场可编程（与、或阵列皆可编程）的可编程逻辑器件有 。 A.PAL B.GAL C.PROM D.PLA 判断题（每空1分，共20分） 同步时序电路由组合电路和存储器两部分组成。（ √ ） 同步时序电路具有统一的时钟CP控制。（√ ） 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（× ） 环形计数器如果不作自启动修改，则总有孤立状态存在。（√ ） 计数器的模是指构成计数器的触发器的