[工程科技]第2章 Verilog 语言规则.pptVIP

第9章 Verilog语言规则 9.1 文字规则 9.1 文字规则 9.1 文字规则 9.2 数 据 类 型 Verilog的数据类型及逻辑系统 学习Verilog逻辑值系统 学习Verilog中不同类的数据类型 理解每种数据类型的用途及用法 数据类型说明的语法 Verilog采用的四值逻辑系统 主要数据类型 net （线网） : 表示器件之间的物理连接 register （寄存器） ：表示抽象存储元件 parameters(参数) : 运行时的常数(run-time onstants) net（线网） net类的类型（线网） 有多种net类型用于设计(design-specific)建模和工艺(technology-specific)建模 没有声明的net的缺省类型为 1 位(标量)wire类型。但这个缺省类型可由下面的编译指导改变： `default_nettype nettype net类的类型（线网） wire类型是最常用的类型，只有连接功能。 wire和tri类型有相同的功能。用户可根据需要将线网定义为wire或tri以提高可读性。例如，可以用tri类型表示一个net有多个驱动源。或者将一个net声明为tri以指示这个net可以是高阻态Z(hign-impedance)。可推广至wand和triand、wor和trior wand、wor有线逻辑功能；与wire的区别见下页的表。 trireg类型很象wire类型，但trireg类型在没有驱动时保持以前的值。这个值的强度随时间减弱。 寄存器类 （register) 寄存器类型在赋新值以前保持原值 寄存器类型大量应用于行为模型描述及激励描述。在下面的例子中，reg_a、reg_b、reg_sel用于施加激励给2:1多路器。 用行为描述结构给寄存器类型赋值。给reg类型赋值是在过程块中。 寄存器类的类型 寄存器类有四种数据类型 Verilog中net和register声明语法 net声明 net_type [range] [delay] net_name[, net_name]; net_type： net类型 range: 矢量范围，以[MSB：LSB]格式 delay： 定义与net相关的延时 net_name: net名称，一次可定义多个net, 用逗号分开。 寄存器声明 reg_type [range] reg_name[, reg_name]; reg_type：寄存器类型 range： 矢量范围，以[MSB：LSB]格式。只对reg类型有效 reg_name ：寄存器名称，一次可定义多个寄存器，用逗号分开 Verilog中net和register声明语法 举例： reg a; //一个标量寄存器 wand w; // 一个标量wand类型net reg [3: 0] v; // 从MSB到LSB的4位寄存器向量 reg [7: 0] m, n; // 两个8位寄存器 tri [15: 0] busa; // 16位三态总线 wire [0: 31] w1, w2; // 两个32位wire，MSB为bit0 选择正确的数据类型 module top; wire y; reg a, b; DUT u1 (y, a, b) ; initial begin a = 0; b = 0; #5 a = 1; end endmodule 选择数据类型时常犯的错误 用过程语句给一个net类型的或忘记声明类型的信号赋值。 信息：illegal …… assignment. 将实例的输出连接到声明为register类型的信号上。 信息：name has illegal output port specification. 将模块的输入信号声明为register类型。 信息：incompatible declaration, signal name …… 选择数据类型时常犯的错误举例 9.3 操作符 1．算术运算符（Arithmetic operators） 常用的算术运算符包括： + 加 - 减 * 乘 / 除 % 求模 2．逻辑运算符（Logical operators） 逻辑与 || 逻辑或 ! 逻辑非 3．位运算符（Bitwise operators） 位运算，即将两个操作数按对应位分别进行逻辑运