[信息与通信]VHDL补充1.ppt

* 1位二进制半加器的VHDL描述 *1位二进制半加器的VHDL描述 顺序语句 顺序语句 顺序语句 顺序语句 顺序语句 顺序语句 顺序语句 顺序语句 并行语句 并行语句 并行语句 并行语句 并行语句 LIBRARY IEEE; --1位二进制全加器顶层设计描述 USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT (ain，bin，cin : IN STD_LOGIC; cout，sum : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE fd1 OF f_adder IS COMPONENT h_adder --调用半加器声明语句 PORT ( a，b : IN STD_LOGIC; co，so : OUT STD_LOGIC); END COMPONENT ； COMPONENT or2a PORT (a，b : IN STD_LOGIC; c : OUT STD_LOGIC); END COMPONENT； SIGNAL d，e，f : STD_LOGIC; --定义3个信号作为内部的连接线。 BEGIN u1 : h_adder PORT MAP(a=ain，b=bin，co=d，so=e);--例化语句 u2 : h_adder PORT MAP(a=e， b=cin， co=f，so=sum); u3 : or2a PORT MAP(a=d， b=f， c=cout); END ARCHITECTURE fd1; 并行语句 并行语句 并行语句 并行语句 并行语句 并行语句 并行语句 并行语句 行为描述：一般采用进程语句（PROCESS）描述 三种描述方式的比较 ??? ?? ???? ?? ?? 四. 并行过程调用语句 过程名(关联参量名); 【例】 ... PROCEDURE adder(SIGNAL a, b :IN STD_LOGIC ; --过程名为adder SIGNAL sum : OUT STD_LOGIC ); ... adder(a1，b1，sum1) ; -- 并行过程调用 ... -- 在此，a1、b1、sum1即为分别对应于a、b、sum的关联参量名 PROCESS( c1，c2) ; -- 进程语句执行 BEGIN Adder(c1，c2，s1) ; -- 顺序过程调用，在此c1、c2、s1即为分别对 END PROCESS ; -- 应于a、b、sum的关联参量名 并行过程调用语句 【例】 PROCEDURE check(SIGNAL a : IN STD_LOGIC_VECTOR; -- 在调用时 SIGNAL error : OUT BOOLEAN ) IS -- 再定位宽 VARIABLE found_one : BOOLEAN := FALSE ; -- 设初始值 BEGIN FOR i IN aRANGE LOOP -- 对位矢量a的所有的位元素进行循环检测 IF a(i) = 1 THEN -- 发现a中有 1 IF found_one THEN -- 若found_one为TRUE，则表明发现了一个以上的1 ERROR = TRUE; -- 发现了一个以上的1，令found_one为TRUE RETURN; -- 结束过程 END IF; Found_one := TRUE; -- 在a中已发现了一个1 End IF; End LOOP; -- 再测a中的其他位 error = NOT found_one;