[工学]VLSI设计课件二VLSI设计方法.ppt

P1 第2章 VLSI设计方法 2.1 Full-Custom设计方法 2.2 Semi-Custom设计方法 2.3 可编程逻辑设计方法 2.4 VLSI设计基本流程 2.5 FPGA 设计流程 P2 P3 自顶向下的设计方法-设计层次及其设计描述 对 象 目 标 设计描述（表现） 示 例 系统级 系统性能、规范描述 自然语言、C、 系统级HDL MPU、MCU、DSP、SOC、IP 芯片级 (算法级) 算法 HDL、 数据流图 RAM、ROM UART、PIO 寄存器传输级(RTL) 数据流 HDL、数据流图、状态机 ALU、 Counter、MUX 逻辑门级 布尔方程 HDL、电路图、 卡诺图 AND、OR、 XOR、DFF 电路级 (或开关级) 微分方程 SPICE、电路图 晶体管、 R、L、C 物理级 （或版图级) 流片版图 版图 层次化的 几何图形 P4 系统级(System level) 描述系统总体设计要求和规范说明 芯片级(Behavioral level) 描述模块的行为，重点是：电路能做什么，如何做 无时序和结构的问题 一般包含算术运算、循环和复杂数据类型 寄存器传输级(RTL level) 描述寄存器之间的逻辑，包括时钟时序信息 显示了电路的结构 包含状态机和数学表达式 可以在行为上实现元件 门级(Gate level) 基于逻辑门描述整个系统的结构 使用逻辑门 使用锁存器/寄存器暂存信号 用其他门级描述表示元件 自顶向下的设计方法-设计层次及其设计描述 P5 电路级(Circuit level) 描述所有元件的电气行为，如电容、 电阻、电感、MOS管等 物理级（版图级）（Physical level，Layout Level） 直接描述电路的几何图形 直接产生掩膜要用的版图 P6 VLSI设计实现方法 全定制:基于晶体管级，所有器件和互连版图都采用人工的设计称为全定制（full-custom）设计，这种方法比较适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC（标准逻辑电路、存储器、通用微处理器）或是要求高性能的ASIC。 半定制：基于门阵列（Gate-Array）和标准单元（Standard-Cell）的半定制设计（Semi-custom）由于其成本低、周期短、芯片利用率低而适合于批量小、要求快速推出的芯片。 PLD：基于PLD（Programmable Logic Device）芯片的设计，因为其易用性、“可重构性”受到对集成电路工艺不太了解的系统集成用户的欢迎。近年来PLD中发展最活跃的当属FPGA。 P7 2.1 Full-Custom设计方法 What is Full-Custom? 所谓全定制集成电路，是指按照用户要求，自顶向下直至晶体管级和版图级的全部设计过程，力求做到芯片面积小，功耗低，速度快(延迟最小)，各方面都周密安排，达到性能价格比最优的实现方法。（基于晶体管级的，手工设计版图的制造方法） （no libraries available） 设计过程：在全定制设计方法中，设计者可以对整个芯片中每一部分电路的晶体管级电路结构和器件尺寸进行调整，并利用基于精确器件模型的仿真器（SPICE）对电路进行分析，最后采用基于几何图形的手工版图进行设计实现。 IC的硅片不进行预加工（晶圆） 无预处理和预编译的单元库，全人工版图设计，全部电路元件都由设计师自行定义 可以在性能、尺寸和功率损耗方面达到最佳 采用现有的EDA软件设计 电路级综合的数学模型（TCAD） 模拟电路的结构、单元、版图级综合 硬件描述语言 P8 Full-Custom设计优点： 可以获得最佳性能的设计：速度、功耗、面积 芯片面积小，有利于降低大批量生产芯片的单片成本 可以从事高速电路的设计 可针对关键应用要求从事新型电路的结构设计 适宜于定型的、产量大的IC产品、模拟集成电路（或混合集成电路）设计 Full-Custom设计缺点： 设计工作量大、设计效率低、设计周期长、设计费用高 不适合几十万或百万门的超大规模集成电路的设计 要求设计人员具有较深的微电子专业知识和一定的设计经验 P9 全定制设计方法的流程 Step 1: 系统结构 Step 2: RTL设计与仿真 Step 3: 块建立 电路级设计与仿真（电路、晶体管、SPICE） 版图仿真 Step 4: 集成块 集成( 布局与布线)与仿真 为制造进行DRC和ERC P10 基于全定制IC设计流程及相关工具 P11 2.2 Semi-Custom设计方法 2.2.1 基于标准单元的IC 2.2.2 基于门阵的IC设计 P12 What is Semi-Custom？ 所谓半定制电路设计：