CH5-资料型别与资料物件的宣告.pptVIP

* 資料型別與資料物件的宣告 第五章 儒林圖書公司 TB061 VHDL數位電路設計實務教本 使用Quartus II * 邏輯訊號 布林代數(Boolean) 位元（Bit） 標準邏輯(Std_Logic) 基本邏輯序列(Bit_Vector)與標準邏輯序列 內部訊號宣告(Signal) 數值訊號 整數（Integer） 實數（Real） 列舉式(Enumeration)資料型別 陣列(Array)資料型別 記錄(Record )資料型別 邏輯訊號- Booleans Bits * type bit is (‘0’, ‘1’); signal x,y,z: bit; x = ‘0’; y = ‘1’; z = x and y; type boolean is (false, true); variable A,B,C: boolean; C := not A C := A and B C := A or B 邏輯訊號- Standard Logic * library IEEE; use IEEE.std_logic_1164.all; type std_logic is ( ‘X’ -- Forcing unknown ‘0’ -- Forcing zero ‘1’ -- Forcing one ‘Z’ -- High impedance ‘W’ -- Weak unknown ‘L’ -- Weak zero ‘H’ -- Weak one ‘-’); -- Don’t care 邏輯訊號-Bit_Vector Std_Logic_Vector * Signal D：Std_Logic_Vector(3 downto 0); Signal Q：Std_Logic_Vector(3 downto 0); …… Q=D; Signal D3,D2,D1,D0：Std_Logic; Signal Q3,Q2,Q1,Q0：Std_Logic; …… Q3=D3; Q2=D2; Q1=D1; Q0=D0; 邏輯訊號-SIGNAL * Signal指令是宣告電路內部自行使用的訊號，因為這類訊號沒有傳送到電路的外部界面，所以通常我們都是在架構(Architecture)中宣告它，而非在VHDL程式的單體(Entity)裡進行宣告。 …. signal S0,S1 : std_logic; begin S0 = A nand B; S1 = S0 nand C; Y = S1 nand D; end a; 邏輯訊號-SIGNAL的分解與合併 * Signal A：Std_Logic_vector(4 downto 0); Signal B,C：Std_Logic_vector(2 downto 0); Signal D：Std_Logic_vector(0 to 4); …… B=A(3 downto 1); D=A(4)CA(0); …… 數值訊號-Integer Data Type VHDL語言中的整數數值範圍 : ( - 231 + 1 ) to ( + 231 - 1 ) Example of Integer Data Type: Signal A：Integer; --32位元數值宣告 Signal B,C：Integer range 0 to 7; -- 3位元數值宣告 Variable INT_S:Integer; --32位元數值宣告 * 數值訊號-無號整數（UNSIGNED）序列 Unsigned指令宣告，它同時具有邏輯和數值的特性，因此既可作邏輯處理又可作數值運算 * Signal A：Std_logic; Signal B,C：Unsigned(3 downto 0); …… A=B(3) and B(2) or B(0) ; --邏輯處理 C=B-1; --數值運算 數值訊號- Real Data Types VHDL語言中的實數範圍：-1.0E38 to 1.0E38 Example of Real Data Type: Signal A,B：Real; …… A