电子技术课件6.ppt

第5章 锁存器和触发器 单稳态 电路只有一个稳定的状态，只有一种输出是稳定的，当电路由于某种原因使得输出改变时，总会在一定的时间后恢复到稳定的状态。 双稳态 双稳态电路，它有两个稳定的输出状态，具有记忆功能，可以储存1位二进制数码。 在一定输入信号作用下，电路可以从一个稳定状态转变为另一个稳定状态，若没有新的外来信号作用，它将长期处于这个状态不变，也就是记下了信号输入的状态。 锁存器 VS 触发器 锁存器（Latch）是一种对脉冲电平敏感的电路 触发器（ Flip Flop，简写为FF ）是一种对脉冲边沿敏感的电路 锁存器和触发器都是时序电路，其输出状态不仅与当前的输入有关，而且还与先前的输出状态有关 基本锁存器介绍 触发器的工作原理 主从触发器 D触发器：触发器的状态仅取决于CP信号上升沿到达前瞬间的D信号 维持阻塞触发器（D触发器） 利用传输延迟的触发器 触发器的脉冲工作特性 触发器的几个重要参数 Tsu建立时间，输入信号必须在时钟信号的沿到来之前保持一定的时间不变。 Th保持时间，输入信号必须在沿到来之后保持一定的时间，使得触发器的输出达到稳定。 Tp传输延时，包括LH延时和HL延时 最高始终频率f，因为有建立时间、保持时间以及传输延时的存在使得触发器地反转速度受到一定的限制 触发器的逻辑功能 作业 5.2.6 5.3.1 5.3.2 5.3.5 5.3.6 5.4.9 5.4.10 * 例如：弹簧，声控灯 （一）基本RS锁存器 低电平 有效 S R Q /Q 逻辑图 逻辑符号 逻辑表达式 Q /Q S R 1 0 0 1 不变 不变 1 1 0 1 1 0 1 1 0 0 S: (Set): 置1端，置位 R: (Reset): 置0端，复位 电路结构： 由两个与非门电路加交叉反馈构成。 输出：互补的Q和/Q 当Q=1，/Q＝0时，称为触发器的1状态 当Q=0，/Q＝1时，称为触发器的0状态 输入：S,R （一）基本RS锁存器 Qn Qn+1 S R 0 1 1 1 0 0 1 0 0 0 1 1 0 不定 1 不定 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 当S和R输入端同时为0时，其Q和/Q输出端均为1。随后，若S和R输入又同时由0跳为1， 则Q和/Q输出端应均翻转到0，但由于半导体工艺上的原因，两个门电路的传输延迟时间（tpd）存在着差异，一个门电路可能先翻转，因而导致锁存器输出的不定状态。 状态转移真值表 Qn： 现态，当前态 Qn+1： 次态 基本RS锁存器的不定态 Qn+1的卡诺图 基本RS锁存器的特征方程： 约束条件： 基本RS锁存器的特征方程 应用：一般只用作为其它实用锁存器和触发器的基本组成部分 基本与非门式RS锁存器的工作特点 具有两个稳定的状态：1和0，因而可以存储一个二进制数码 输入信号低电平有效 输入信号的低电平持续时间应大于2tpd，才能得到稳定的输出 为防止逻辑混乱，必须满足约束条件： S + R = 1 基本RS锁存器的应用举例——数码寄存器 清零指令CR，低有效 置数指令LD，高有效 必须先清零后置数 清零过程 CR加低电平脉冲 LD加低电平 各触发器输出为0态 置数过程 LD加高电平脉冲 数 码 输 出 数 码 输 入 逻辑符号 逻辑图 实际应用时，常常要求系统中的各触发器在规定的时刻按各自输入信号所决定的状态同步触发翻转，这个时刻可由外加时钟脉冲（CP: Clock Pulse）来决定。由外部时钟信号来同步触发翻转的RS触发器被称为：同步RS锁存器 工作原理： CP = 0： 门3和门4均被封锁，S和R信号对触发器没有影响 CP = 1： 门3和门4被打开，S，R信号被