[工学]大学计算机硬件基础 第五章 存储器.ppt

第五章 半导体存储器及其接口 4 学时 目 录 5.1 概述 5.2 存储器芯片 5.3 存储器扩展 5.1 存储器分类 主存储器（内存，Main Memory） 存放计算机正在执行的或经常使用的程序和数据 CPU可以直接访问 由半导体存储器构成，装在主板上 存取速度快，但容量有限，其大小受地址总线位数的限制。 内存储器分类 随机存取存储器 ⒈掩膜ROM,按用户要求掩膜制成,只能读,无法再改写,适合存储成熟的程序,大量生产时,成本低。 5.1.2 多层次存储器结构 1. 主存-辅存层次 用于解决大容量低成本的矛盾，主存辅存采用统一编址，形成虚拟存储器，虚拟存储器只是一个容量非常大的存储器的逻辑模型（为编程时提供），不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。 5.1.3 主存储器的结构 主存储体：对存储单元按顺序编号，如存储器地址线位数为n，则存储单元数N=2n 5.2 存储器芯片 控制线 （1）ROM控制线 芯片允许CE；输出允许OE （2）SRAM控制线 芯片允许CE；输出允许OE；写允许WE （3）DRAM控制线 芯片允许CE；读写WE允许（读=1，写=0） （4）IRAM（新型DRAM）控制线 芯片允许CE；输出允许OE；写允许WE 5.2.2 存储器芯片外特性 1、芯片外特性 典型EPROM 芯片Intel 2716 E2PROM 2816，2817，2816A，2817A，2864 Flash Memory 28F256，28F512，28F010，28F020 SRAM 2128，6132，6164，61256，64C512 DRAM 2164B，21256，21464，4146160 5.2.3 微机内存构成 确定主存结构：一般CPU外部数据总线8位用单体结构，16位用双体结构，32位用四体结构。 1、地址译码 （1）为什么要用译码器 解决CPU地址总线与存储器地址线数目不匹配问题。 全译码方法 高位地址线与CPU的控制信号进行组合，经译码电路产生存储器芯片的片选信号CS，实现系统中的存储器芯片寻址 低位地址线直接接到存储器芯片的地址引脚，进行存储器芯片的片内寻址 74LS138地址译码器 5.3 存储器扩展 位数的扩展 【例1】 用1K×4的2114芯片构成lK×8的存储器系统。 （1）地址线共用（至系统地址总线低10位）； （2）数据线分别接入系统数据总线的低4位和高4位； （3）WE 端并在一起接至系统的存储器写信号； （4）CS 端并在一起接至地址译码器输出。 字数的扩展 【例2】用2K×8的2716Ａ存储器芯片组成8K×8的存储器系统。 （1）地址线共用（至系统地址总线低11 位）； （2）数据线共用（至系统数据总线）； （3）OE端并在一起接至系统的存储器写信号； （4）CS端分别接至地址译码器的不同输出。 字数字长同时扩展 将上述两种方法结合使用，一般先扩展字长，再扩展字数。 【课堂练习】用1K×4的2114芯片组成2K×8的存储器系统。 例：某8088CPU构成的计算机系统中，需要扩展32K字节的EPROM存储器，要求其地址空间范围为：F8000H~FFFFFH，若采用27C64存储器（参见图1）、74LS138（3-8译码器）和必要的门电路实现，问：1、需要多少片27C64？ 2、完成各个芯片（含扩充的芯片）与系统总线的硬件连线图。（可以采用网络标号的方式） 1）需要4片27C64存储器；因为27C64有13条地址线，每片27C64存储器容量为：213=8192B=8KB，若扩展32KB的存储器，需要32/8=4（片）； 2）分析: 地址空间范围为：F8000H~FFFFFH 计算机硬件技术基础 自动化教研室 辅助存储器（外存，External Memory） 存放不经常使用的程序和数据 CPU不能 直接访问 属外部设备，需要配置专门的驱动设备 容量大，成本低，但速度慢 组 合 RAM (IRAM) 随 机 读 写存储器(RAM) 随 机读 写存储器(RAM) 只 读存储器(ROM) 双极型RAM MOS型RAM 静 态 RAM (SRAM) 动 态 RAM (DRAM) 非易失RAM (NVRAM) 掩膜ROM 可编程ROM (PROM) 可擦除的PROM (EPROM) 电可擦除的PROM