电工学模拟电子教案第八章.pptVIP

（2）双向移位寄存器 定义： 同时具有左移与右移功能的寄存器 双向移位寄存器74LS194的引脚图 14 13 12 11 10 9 8 1 2 3 4 5 6 7 CT74LS194 15 16 工作方式控制端 清零端 并行数据输入端 并行数据输出端 右移串行数据输入端 左移串行数据输入端 脉冲输入端 集成双向移位寄存器74LS194的功能真值表 串行输入、左移： 上升沿 0 1 1 并行输入： 上升沿 1 1 1 串行输入、右移： 上升沿 1 0 1 保持： × 0 0 1 清零：Qi全为“0” × × × 0 M0 M1 功能 时钟脉冲端 控制端 清零端 二、计数器 定义：用来统计脉冲的个数，还可用来定时、分频或者进行数据运算。 1、计数器的分类 计数器 二进制 十进制 N进制 按计数器数字的增减为 加 减 可逆 按CP脉冲引入的方式分 异步 同步 按计数器数字的增减为 加 减 可逆 按CP脉冲引入的方式分 异步 同步 2、异步计数器 （1）异步二进制计数器 异步三位二进制加法计数器逻辑电路图 0 1 0 0 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 J、K均悬空，各触发器处于“计数”状态 CP0=CP CP1=Q0 CP2=Q1 当低位触发器的状态从1变为0时，高一位触发器就翻转 有 有 有 0 0 0 1 1 1 8 有 1 1 1 0 1 1 7 有 有 0 1 1 1 0 1 6 有 1 0 1 0 0 1 5 有 有 有 0 0 1 1 1 0 4 有 1 1 0 0 1 0 3 有 有 0 1 0 1 0 0 2 有 1 0 0 0 0 0 1 0 0 0 0 0 0 0 脉冲有无下降沿 新状态 原状态 计数脉冲 异步三位二进制加法计数器的状态真值表 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 异步三位二进制加法计数器时序图 * ? 组合电路与时序逻辑电路的区别 组合电路： 电路的输出 只与电路的输入有关， 与电路原来的状态无关 时序逻辑电路： 电路在某一给定时刻的输出 取决于该时刻电路的输入 还取决于原来状态 由触发器保存 时序逻辑电路： 组合电路 + 触发器 电路的状态与时间顺序有关 第八章 触发器及时序逻辑电路 §8—1 触发器 §8—2 常用的时序逻辑电路 §8—3 数/模与模/数转换器 本章重点： 触发器外部逻辑功能、触发方式。 能够存储一位二进制数码的基本单元电路。 （1）有两个稳定的工作状态，分别用“0”和“1”表示。 组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关 触发器： 触发器的基本特点： （2）在适当信号的作用下，两种稳定状态可以相互转换。 （3）输入信号消失后，能将获得的新状态保持下来。 §8—1 触发器 具有记忆功能 1. 基本RS触发器 （1）电路组成与逻辑符号 一、RS触发器 基本RS触发器的逻辑电路 两个输入端： 两个输出端： 两个稳定状态： 触发器是“0”状态 触发器是“1”状态 有两条反馈线： （2）工作原理 0 1 1 0 触发器被“置0” 1 0 触发器被“置1” 0 1 1 0 0 1 若触发器的原状态为“1” 1 1 若触发器的原状态为“0” 触发器保持原状态“0”不变 0 1 触发器保持原状态“1”不变 0 1 1 1 0 1 0 1 0 0 1 1 “不允许” “不定” （3）逻辑功能 1 1 0 0 0 0 1 1 置0 置1 不定 × × 0 1 0 0 保持 0 1 0 1 1 1 置1 1 1 0 1 0 1 置0 0 0 0 1 1 0 功能 输出 输入 1 1 0 0 保持 不定 真值表 逻辑符号 负脉冲触发 优点：电路简单，构成各种高性能触发器的基础。 缺点：（1）触发器的状态受输入信号直接控制。 （2） 时状态不定。 触发器在外加信号作用下，状态发生了转换，称为“翻转”。外加的信号称为“触发脉冲”。 RD、SD上加的非号“－” ，表示负脉冲触发，即低电平有效；不加非号的，表示正脉冲触发，即高电平有效。 触发器的基本特点： （1）触发器有两个互补的输出端 与 ； （2）触发器具有0和1两个稳定状态； （3）触发器具有触发翻转的功能； （4）触发器具有记忆能力。 在外加信号作用下，状态发生的转换 当 时触发器的状态由前一时刻的 端的信号所决定。因此一个触发器可以保存